在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 840|回复: 2

[求助] JDV检查

[复制链接]
发表于 2024-8-27 17:35:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
JDV有没有可能出错?假设出错了那是设计方的责任还是制造方的责任?

理解不了为什么会让设计方来检查JDV,那是不是代表制造方完全就可以不查,最终反正签字的是设计方,如果真出问题,回来芯片变板砖,那就是你自己没查出来
发表于 2024-8-27 19:35:05 | 显示全部楼层
有可能出错,尤其是对于一些最终gds经过fab更改的,比如由fab添加dummy,slot,等,还有就是scribeline上的PCM device的添加,我们有遇到过一些线不希望添加slot,最终被fab加上,还有fab添加的PCM器件与我们的sealring有粘接,对于一些低成本芯片有的直接使用电源地环做sealring,粘接后切割会出现问题
发表于 2024-8-28 08:49:28 | 显示全部楼层
JDV有可能出错
一般情况下设计方对主芯片部分负责,fab端对framework、划片槽里面的东西负责。双方都是要签字确认的,不单单是设计方需要签字
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 00:28 , Processed in 0.014244 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表