请教ADPLL DCO DAC跨时钟域处理

zqszjmzy · 发表于 2024-8-18 22:45:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

背景：ADPLL里DCO的控制电路，通常采用高频DSM+DAC把DCO量化噪声推到高频。

从TDC/LPF的低频时钟，到DSM高频时钟，这里的跨时钟域是怎么处理的？例如下图中的sync模块。
似乎ADPLL的论文假设读者都知道这个模块如何设计，如果各位大佬知道哪篇文章里有讲述，请不吝赐教。
请教一下，FIFO是处理此类跨时钟域的标准解法吗？

登录/注册后可看大图

mismatch24 · 发表于 2024-8-21 17:05:07

跟正常跨时钟域处理方法一样

[求助] 请教ADPLL DCO DAC跨时钟域处理

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2