在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: onlyzjj

[求助] 版图提参的时候,怎么让某个子电路不提出寄生参数,生成dspf文件后仿?

[复制链接]
发表于 2024-8-16 11:08:26 | 显示全部楼层


   
onlyzjj 发表于 2024-8-16 10:05
你没明白我的意思


他的意思大概是让你把这个不需要提寄生的在主网表box掉,然后其他模块提包含寄生的网表,这个box的模块再提一个不含rc的网表,然后再include到主网表,大概这样理解,理解不到的地方抱歉哈
回复

使用道具 举报

 楼主| 发表于 2024-8-16 11:47:25 | 显示全部楼层


   
wx148520 发表于 2024-8-16 11:04
pex的图形界面include这个命令PEX Extract Exclude [LAYOUTNAME] [SOURCENAME]
楼下说的hcell和xcel也是 ...


是不是要命令+gate level才行

回复

使用道具 举报

 楼主| 发表于 2024-8-16 16:30:52 | 显示全部楼层
gate level + 如图片所示可以生成hcell文件和Xcell文件(决定你要屏蔽的子模块,两文件格式一样的),PEX生成的DSPF文件会不提子模块的RC,在DSPF文件的最后,会include子模块的前仿网表
捕获.JPG
回复

使用道具 举报

 楼主| 发表于 2024-8-16 16:33:13 | 显示全部楼层


   
wx148520 发表于 2024-8-16 11:08
他的意思大概是让你把这个不需要提寄生的在主网表box掉,然后其他模块提包含寄生的网表,这个box的模块再 ...


很感谢你的回复,但是2楼比你速度快一点
回复

使用道具 举报

发表于 2024-8-16 20:28:45 | 显示全部楼层
有没有lvs设置的,屏蔽某个子电路不提出寄生参数,主要用lvs提参较多
回复

使用道具 举报

 楼主| 发表于 2024-8-19 10:11:04 | 显示全部楼层


   
小黄在线 发表于 2024-8-16 20:28
有没有lvs设置的,屏蔽某个子电路不提出寄生参数,主要用lvs提参较多


LVS设置里有hcell,你试试,可以屏蔽子电路做LVS检查。但是如果要屏蔽提取寄生参数,还是要设置PEX的。我用的calibre lvs pex的flow
回复

使用道具 举报

发表于 2025-7-13 11:48:44 | 显示全部楼层
您好,我们平台有IC(模拟和数字)兼职的项目,请问一下您是否感兴趣,可以联系微信:17621896534 平台网址:https://amiable-canary-s4d1x.mysxl.cn/
回复

使用道具 举报

发表于 2025-8-19 18:00:47 | 显示全部楼层


   
onlyzjj 发表于 2024-8-16 16:30
gate level + 如图片所示可以生成hcell文件和Xcell文件(决定你要屏蔽的子模块,两文件格式一样的),PEX生 ...


你好,这这边按照你的方法试了一下,但是好像没有效果,网表和之前的一样
回复

使用道具 举报

 楼主| 发表于 2025-8-20 09:24:41 | 显示全部楼层


   
ICfan000 发表于 2025-8-19 18:00
你好,这这边按照你的方法试了一下,但是好像没有效果,网表和之前的一样
...


我这里是可以的

我没有你任何的提参的信息,分析不了你可能的原因,你再试试?
回复

使用道具 举报

发表于 6 天前 | 显示全部楼层


   
onlyzjj 发表于 2025-8-20 09:24
我这里是可以的

我没有你任何的提参的信息,分析不了你可能的原因,你再试试?


我这边使用方法应该是正确的,我现在怀疑是我的版图是打散的,并没有层次关系
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-2 05:18 , Processed in 0.018816 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表