设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › SAR ADC中自举开关非理想导致CDAC不能满量程 ...
返回列表 发新帖
查看: 694|回复: 4

[求助] SAR ADC中自举开关非理想导致CDAC不能满量程

[复制链接]
gkj
发表于 2024-8-12 18:45:27 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
  各位大佬，我最近在做一个SAR ADC，CDAC采用上极板采样的Vcm-based方法，使用理想开关电容阵列输出电压就可以到VREF，但连上我的栅压自举开关之后就总差几毫伏。自举开关有效位数啥的性能都还好，就是这一点困扰我很长时间。我猜测是电荷注入在不同输入电压下影响程度不一样导致的，不知道究竟是不是这个原因，请各位大佬帮忙看看如何才能解决。

测试电路

测试电路

栅压自举开关电路

栅压自举开关电路

采用理想开关CDAC输出电压

采用理想开关CDAC输出电压

采用自举开关CDAC输出电压

采用自举开关CDAC输出电压
回复

举报

发表于 2024-8-12 19:57:32 | 显示全部楼层
寄生电容导致的
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gkj
 楼主| 发表于 2024-8-12 20:49:44 | 显示全部楼层


模拟电路初学者 发表于 2024-8-12 19:57
寄生电容导致的


请问这有什么办法减轻么？是不是提高单位电容会好一些，但是好像不太实用
回复 支持 反对

举报

发表于 2024-8-13 10:28:13 | 显示全部楼层


gkj 发表于 2024-8-12 20:49
请问这有什么办法减轻么？是不是提高单位电容会好一些，但是好像不太实用
...


底极板采样
回复 支持 反对

举报

gkj
 楼主| 发表于 2024-8-13 13:29:13 | 显示全部楼层


模拟电路初学者 发表于 2024-8-13 10:28
底极板采样


我明白了，非常感谢。

因为这次结构已经定好了，想看看有没有办法维持上极板采样减小寄生电容影响的方法，看来这对上极板材样确实是个硬伤
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-20 01:42 , Processed in 0.020546 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表