DCDC启动时给BST电容充电发生上下管同时导通

youngabin

这个问题比较严重，说起来有点长。
小弟在仿真一个BUCK_DCDC核的降压充电芯片，功率部分结构如图：


因为都是NMOS做开关所以上管要开启必须给BST电容充电将上管驱动部分抬高电压域。由内部LDO提供的VCC给BST电容充电。


驱动部分工作流程是：前面检测芯片正常要开启开关；一开始时下管开启，SW拉到0，VCC给BST充电直到检测到BST_OK，关闭下管；然后上下管的驱动部分电压都正常可以正常开关。


现在仿真发现问题：BST和SW的压差一开始是0，下管开了，SW被拉低至0，BST才被充高到大于SW，但是大电容肯定要较长时间的，我下管刚刚开启（下管开启，逻辑上上管不开，HS_GATE=SW），BST电压很低的阶段（假设只有1V）那么我的A点电压最大就是1V，无法使上管驱动正常输出低逻辑，HS_GATE是高阻态，即：上管驱动的PMOS和NMOS都不导通，导致HS_GATE比SW大，上管勉强导通，发生上下管都导通，产生大电流直接到地。然后BST较高之后，BST电压足够判断使HS_GATE电压正常，就没有问题了。这只是逻辑上的问题。


还有一个问题是：SW在芯片不工作时等于电池电压（假设4V），下管开启BST充电时，SW是从4V拉到0，这时候无论上管开不开，BST电容都会有一个瞬态电流通过下管放到地。（约为2~3A）仿真图像如图：

仿真图像显示在下管刚刚导通，BST刚开始充电的前30ns就是上下管都导通的时间段（上管电流约为1A多），下管的电流为上管加BST的电流。
后面BST电压超过1.3V足够高就正常了。先问问大佬是这样设置的逻辑有问题嘛？还是有什么方法可以解决这种现象？还请各位大佬不吝赐教或者有相关资料能推荐一下，万分感谢！！！

Chiptech

其实还有一个问题你没有发现：假如VIN<BAT电压，通过BAT到Ind到Highside Power MOS的体二极管给电池放电。所以还有做法是给Ind与Bat之间添加一个LDO。LDO的功率管朝向BAT，阻隔电流倒灌。
1.上下穿通的问题可以试试通过改变时序来解决：比如：给Cboot电容充电前不要开启Lowside MOS；
2.给HS MOS GATE与SW之间挂一个Mohm电阻，消除高阻态等。

youngabin

Chiptech 发表于 2024-8-9 15:21
其实还有一个问题你没有发现：假如VIN

这个是考虑到的，在VIN输入端还有个开关，在VIN<BAT时关闭的，相当于反向二极管起防倒灌作用，只是和这个问题没啥关系所以其他部分就没画出来
关于您第一个建议：我给CBOOT充电不开下管如何充呢？VCC只有5V，SW电压较高；第二个已经试过，作用很微弱只能说。

wang.bin

给BST_SW之间做一个UVLO电路，欠压时将HS功率管的栅极拉到SW。

youngabin

wang.bin 发表于 2024-8-12 16:50
给BST_SW之间做一个UVLO电路，欠压时将HS功率管的栅极拉到SW。

其实是有BST电压检测的，假设现在BST电压不足，那么BST_OK信号和其他信号一起控制使HG=0，也就是HG会被NMOS驱动拉到SW，但是由于驱动部分的电源是BST，地是SW，而BST电压太低的话，导致NMOS驱动的栅极太低，无法开启NMOS将HG拉到SW。
还是说增加一个PMOS管直接由BST不足的信号控制，然后源漏分别是HG、SW？

Chiptech

youngabin 发表于 2024-8-9 15:28
这个是考虑到的，在VIN输入端还有个开关，在VIN

不开LS powermos，做一个X2的charge pump（SW作为CP的ground）给BST充电。正常工作的时候切换回VCC给BST充电。

reffff

上管驱动中做一个BST-SW的UVLO，让BST电压不超过SW 1.3V的时候上管始终关断就可以了

youngabin

reffff 发表于 2024-11-14 11:24
上管驱动中做一个BST-SW的UVLO，让BST电压不超过SW 1.3V的时候上管始终关断就可以了 ...

感谢回答！
BST检测电压是有的，检测到BST电压不足会使上管的GATE是关断的逻辑。问题在于上管驱动是BST做电源，SW作地，现在BST和SW压差太低，逻辑部分无法工作。后来分析得出，这时候BST太低按理是开不了上管的，在SW下降的一瞬间发生上管GATE额外升高大概是电容耦合的影响，过了这一瞬间就没有电流。GATE电容储存的能量不足以持续导通，也不会对功率管造成影响。所以这个地方应该是不需要做改动。

zhang_asic

看起来做的是nvdc