关于ADPLL建模

xzy_xjtu · 发表于 2024-8-8 15:11:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近正在学习ADPLL的建模，在学习的过程中越来越困惑了，最近看了一些关于时间域的ADPLL的文章，包括双时间戳模型以及一些增加一些模块之后用VCO输出频率的单时间戳模型，我现在困惑的是，这些模型应该是用于做相位噪声分析的吧，就是在各个节点加入噪声然后通过传递函数算出输出端的噪声，那我要是对ADPLL做行为级仿真呢，是不是也可以在simulink或者用veriloga做行为级的建模呢，在simulink建模里面用到的z域表达式需要考虑不同模块之间时间不同的情况嘛？实在是越看越困惑，特来和大家交流沟通一下

大神父王喇嘛 · 发表于 2024-8-9 10:16:15

行为级建模也需要考虑不同模块的工作频率。TDC+DLF工作在参考频率，DSM+DCO工作在输出频率/M，DIV工作在输出频率，不同的工作频率对应不同的时间域，这要与噪声贡献建模保持一致才行。simulink的话设置离散模块的延时时间或者用自定义沿触发模块就能模拟不同工作频率了

xzy_xjtu · 发表于 2024-8-9 13:37:45

大神父王喇嘛发表于 2024-8-9 10:16
行为级建模也需要考虑不同模块的工作频率。TDC+DLF工作在参考频率，DSM+DCO工作在输出频率/M，DIV工作在输 ...

谢谢您，我尝试一下

[求助] 关于ADPLL建模

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2