设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 低压电流模带隙基准环路稳定性PVT仿真

发新帖

查看: 413|回复: 0

[求助] 低压电流模带隙基准环路稳定性PVT仿真

发表于 2024-8-6 09:34:59 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我在设计一个低压电流模带隙基准，电源电压1.5V，输出基准电压0.5V；在进行PVT仿真的时候，stb仿真输出波形除了ss0、ss1之外很奇怪，相位裕度随着频率升高反而从0开始增大了？那位朋友知道是什么原因吗？？？感谢

微信截图_20240806092723.png

微信截图_20240806092758.png

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:15 , Processed in 0.016089 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表