RC power clamp版图注意事项

IC_go

以下是我总结的一些设计和版图经验与大家分享，同时也有一些疑问想向大家请教。
power clamp电路设计注意点：
1、通常foundry厂提供的design rule会有Power clamp的guideline，一般是规定MOS管的length范围以及total width。
2、找到total width 与length 要求后就是正常的设计，电阻一般采用poly高阻电阻，然后cap一般选择使用IO device的NMOS，其中栅极连电阻一端，另外三端连地；
3、反相器的话就是正常的由IO管构成的反相器，其中一般PMOS的尺寸要比NMOS大，我理解的是当发生ESD事件时可以更快的使得big MOS的栅极电压抬高，从而泄放电荷；
我看到有的foundry提供的std IO 中PMOS的面积是NMOS的60倍，还有就是这个反相器的尺寸设计原理是什么？design rule一般没见到过对它的要求，还请有懂的大佬解答。
4、再来就是big MOS了，一般supply voltage是多少就选对应的IO device最为big MOS就行，只要total width 和length符合design rule即可。

版图设计技巧：
1、power clamp中我认为最重要的就是big mos的栅极画法，例如选择finger width为20u，finger为60，poly方向为垂直方向的话，有两种画法：
a：使用与poly垂直的M1把所有MOS的poly gate连接在一起，poly两端打孔，然后在用竖着的M1或者M2把两端的poly连接在一起，然后和反相器的输出通过底层金属连接在一起；
b：在poly gate正上方叠M1，然后在poly gate的两端使用via0孔把poly 和M1连在一起，然后再使用很多条M2垂直穿过poly与M1，通过via1孔把M1和M2连接再一起，最后再用一条垂直M2的M3把所有M2连接在一起，然后M3连接到反相器的输出；

疑问：两种画法中哪一种更加实用，ESD性能更好？
从画法上看，感觉画法a中big MOS没有什么特殊的画法，当ESD事件发生时big MOS的开启顺序就是从一端到另一端；
而画法b相当于把big mos的栅极通过M1，M2形成网状，看起来big mos应该开启的更加均匀一些？

不知道我的理解是否正确，还请有经验的大佬指教。

yurunji

请教一下，我们的esd版图是放在PAD的左右两侧，然后P/G在ESD器件上走就可以吗，有什么摆放上要注意的点吗

IC_go

yurunji 发表于 2024-8-14 13:33
请教一下，我们的esd版图是放在PAD的左右两侧，然后P/G在ESD器件上走就可以吗，有什么摆放上要注意的点吗 ...

可以参考对应pdk下的design rule里esd guide章节内容