模拟电路-基线保持器的设计

奥奥好的好的

  我对着论文尝试搭建文中的基线保持器结构，如图所示（在图片附件中），完整图示在附件论文中。
  就是由第一级误差放大器、非线性级（NL，NMOS源随器）、低通滤波级（LP，PMOS源随器）（两级源随器都工作在亚阈值区。）、电压转电流级组成。输入的电流经过带通滤波器输出的电压Vout产生漂移（多种原因）。于是通过BLH结构，产生负反馈电流把电压拉回到基线。他具体的工作原理大致可以由曲线图概括。Vout（t）大于V基准了，就会是误差放大器产生一个反向放大的电压，从而使VNL线性减小（亚阈值），然后使C2放电且放电电流指数变化，进而使If增大。当放电过程到一定程度，输入电流减小，就会使Vout趋于V基准甚至低于基准电压，后面开始C2充电的过程。
  我需要处理的信号电流是波形图的第一条、对应输入BLH的电压是net039，要实现的效果就是把net037漂移的基线拉回到278mV左右。

  现在有几个问题：
1、我用的输入的Vout（t）信号与基线电压信号差值很大，使误差放大器直接饱和了，不知道是设计的问题还是在对这个BLH的理解有误。
2、C2的充放电时间很短（波形图的橘色线），论文中提到的C2充放电时间公式如下：

                               
登录/注册后可看大图

按理说增大误差放大器A，或者增大Vout(t)的最大值可以改善C2的放点时间，但是我改了一下，没有明显变化（也可能是因为上个问题）。
   期待各位大佬的解答，万分感谢。