大型SoC DFT设计如何避免局部IR-DROP或PeakPower

caoxiangrong

本人非DFT人员，请教一DFT技术问题：
比如SoC中，有个寄存器很多的大模块，function下时钟只有Core Clock，若不采取措施，寄存器时钟做的比较平下，scan dc或ac测试时，所有寄存器可能会同时翻转，可能会造成peakpower过大，导致IR-DROP发生，请问这类模块，大型SoC DFT设计时如何避免局部IR-DROP？

caoxiangrong

所有寄存器可能会同时翻转 ----> 所有寄存器的时钟可能会同时翻转

kk2009

ATPG产生pattern的时候有选择可以出low power的pattern，有意识的不让所有的register翻转。
时钟翻转是无法避免的。