16位电流舵DAC输出毛刺问题

sityrer123 · 发表于 2024-6-19 21:24:11

本人小白设计一款16bit电流舵DAC，译码方式为6+5+5，根据失配的方式确定电流镜最小尺寸后，设计了差分开关后，发现电流输出存在巨大的毛刺，但是据此设计了低交叉点的开关驱动后，并无明显改善，恳求各位大神帮助。基本信息28nmCMOS，采样时钟为1GHz。希望各位大神不吝赐教

gubels · 发表于 2024-6-20 00:08:11

Reduce the input swing at differential switches of current source

sityrer123 · 发表于 2024-6-20 08:59:58

gubels 发表于 2024-6-20 00:08
Reduce the input swing at differential switches of current source

如果添加限幅会不会影响DAC采样的速度

drx · 发表于 2024-6-20 09:17:56

+3告辞

sityrer123 · 发表于 2024-6-20 09:19:10

drx 发表于 2024-6-20 09:17
+3告辞

好的

cceenn · 发表于 2024-6-20 09:44:03

1可以查看是不是还有又交叠输出时间？如果又加大不交叠。2开关的注入NP不平衡，换理想开关试试。3 16bits的电流型很难哦，应该是需要分多级？这种类型我做过的最高也就12bits，再高很难哦。1G 16bits是给DDS用的吗？

爱做梦的男人 · 发表于 2024-6-20 09:47:48

学习一下

afliek · 发表于 2024-6-20 14:33:34

开关管尺寸做小点

sityrer123 · 发表于 2024-6-20 20:36:11

cceenn 发表于 2024-6-20 09:44
1可以查看是不是还有又交叠输出时间？如果又加大不交叠。2开关的注入NP不平衡，换理想开关试试。3 16bits的 ...

你好，感谢百忙之中的回复
1.作为Pmos输出电流源，交叉点已经控制在几十mv;
2.这个可以尝试一下；
3.这个是老板的意愿哈哈哈我不能违背。可能后面做的话频率会更高

LDDD1997 · 发表于 2024-6-22 11:52:07

sityrer123 发表于 2024-6-20 20:36
你好，感谢百忙之中的回复
1.作为Pmos输出电流源，交叉点已经控制在几十mv;
2.这个可以尝试一下；

第一张图是开关输出差分电流吗？可以尝试降低下差分输出电流的交叉点位置（中间点附近）

限幅电路可能有效果，但是pvt下可能对性能帮助不大
差分开关衬底电压接低看下，可以减小vgb电容

[求助] 16位电流舵DAC输出毛刺问题