在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 544|回复: 9

[求助] 【求助】延时会影响环路的幅度响应吗?

[复制链接]
发表于 2024-6-7 12:02:10 | 显示全部楼层 |阅读模式
30资产
大家好,最近在做一个DC/DC Converter里面的PWM调制器,需要仿真整个环路的稳定性,用的是PSTB;

【问题描述】为了加快仿真并让仿真更快收敛,将功率级(PST)用理想的level shifter以及逻辑门做的延时代替,当延时加大时,相位裕度会很差。

【观察现象】观察PSTB输出的环路频率响应曲线,发现不同的延时会使幅度响应(magnitude response)整体向高频平移,让UGB增大,而相位曲线变化不明显,最终导致相位裕度变差;同时在较高频处上翘(类似于零点,当然这里离调制频率比较近了)。 -----》 示意图如下

【我的问题】这个现象是否真实?还是仿真器的问题?因为我的理解是单纯的延时只会影响相位,而不会影响幅度响应

示意图

示意图

发表于 2024-6-7 16:23:26 | 显示全部楼层
Basso 书上有提到系统延时对于环路稳定性的影响,但是他说的是通过影响相频响应影响稳定性,没有提到对幅频响应的影响。增加延时对于低频增益或者带内零极点位置会有影响吗?是什么变化导致的UGB变化?
 楼主| 发表于 2024-6-7 17:04:48 | 显示全部楼层


竟然是我诶 发表于 2024-6-7 16:23
Basso 书上有提到系统延时对于环路稳定性的影响,但是他说的是通过影响相频响应影响稳定性,没有提到对幅频 ...


是,我的理解也是应该只影响相频响应;我再看下是不是仿真设置的问题,因为我能看到加入不同的延时(反相器做的)增益也有变化,并在拐点处出现了peaking;
 楼主| 发表于 2024-6-7 17:06:55 | 显示全部楼层


竟然是我诶 发表于 2024-6-7 16:23
Basso 书上有提到系统延时对于环路稳定性的影响,但是他说的是通过影响相频响应影响稳定性,没有提到对幅频 ...


然后peaking的位置和大小也略有变化,理论上不应该这样
发表于 2024-6-7 17:27:21 | 显示全部楼层
很神奇,为什么增益也会发生变化
 楼主| 发表于 2024-6-7 17:47:42 | 显示全部楼层


竟然是我诶 发表于 2024-6-7 17:27
很神奇,为什么增益也会发生变化


是,所以我更倾向于仿真器的问题,我试试收缩tolerance试试
发表于 2024-6-7 22:36:38 | 显示全部楼层
延迟不会改变幅度
 楼主| 发表于 2024-6-9 22:56:13 | 显示全部楼层


icerNEW 发表于 2024-6-7 22:36
延迟不会改变幅度


那看来可能是仿真器的问题了
发表于 2024-6-11 23:42:17 | 显示全部楼层
使用PSTB,我猜,很可能是Spectre。
一般来说,Spectre经历很多验证,不建议轻易归结为仿真器问题。

要是我来做,我会首先排查自己电路的问题
 楼主| 发表于 2024-6-13 16:46:11 | 显示全部楼层


icerNEW 发表于 2024-6-11 23:42
使用PSTB,我猜,很可能是Spectre。
一般来说,Spectre经历很多验证,不建议轻易归结为仿真器问题。


是,其实我虽然前面说的影响magnitude response,但其实影响并不显著;
并且当我收紧仿真精度的时候,不同延时对应的magnitude response之间的差异变少了,所以我更倾向于是仿真器的误差

而且单从理论分析,延时也不应该影响幅度响应吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-21 16:01 , Processed in 0.129319 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表