加入斩波之后运放增益显著降低，增益降为原来的二分之一，这是为什么啊

小白xx

merenguelee 发表于 2024-6-7 17:22
然后你OP用的是什么拓扑呢，chopper加在哪

输入端加了一个，在第一级输出和第二级输入之间加了一个

小白xx

merenguelee 发表于 2024-6-7 17:22
然后你OP用的是什么拓扑呢，chopper加在哪

用的双端改单端的

witney

楼主需要明确几个问题：
1. 贴出电路图，需要看chopper放置的位置，以及chopper的开关尺寸
2. 有chopper和无chopper的ac仿真对比图
3.chopper时钟的波形需要贴出来，需要看时钟的上升时间和下降时间，以及是否是非交叠时钟。

小白xx

witney 发表于 2024-6-11 14:35
楼主需要明确几个问题：
1. 贴出电路图，需要看chopper放置的位置，以及chopper的开关尺寸
2. 有chopper和 ...

确实经验不够，描述的不够细致，目前问题已经解决，是工作点的问题，非常感谢

wewill

witney 发表于 2024-6-11 14:35
楼主需要明确几个问题：
1. 贴出电路图，需要看chopper放置的位置，以及chopper的开关尺寸
2. 有chopper和 ...

有个问题想请教一下。我是将chopper+notch filter 应用于BGR中。iprobe接在了VG1之后，也就是Cc电容之后,M1的栅极处。只加入chopper的BGR进行pss+pstb仿真，环路增益比不加chopper且不加notch filter的BGR的低频环路增益下降大概2dB。同时加入chopper和notch filter的BGR进行pss+pstb仿真，低频环路增益比前两种情况下的低频环路增益下降了30dB左右，请问这是什么原因？同时我又将iprobe放在了notch filter的输入也就是运放的输出端口，此时的低频环路增益和不加chopper且不加notch filter的几乎相同，但是相位裕度曲线是从0°开始上升，不知道iprobe放在哪个位置是正确的，还请前辈指点一下.

witney

wewill 发表于 2024-6-21 15:22
有个问题想请教一下。我是将chopper+notch filter 应用于BGR中。iprobe接在了VG1之后，也就是Cc电容之后, ...

1.如果你要用pss+pstb仿真，那么iprob仿真运放的输入端口会好一些。

2.chopper运放，不建议直接放到BG里面进行闭环仿真，建议单独把chopper运放+notch filter抽出来，用pss+pac进行仿真，测试更准确，pstb偶会会出bug。

yangleiqiang

贴个图啊

wewill

witney 发表于 2024-6-21 16:25
1.如果你要用pss+pstb仿真，那么iprob仿真运放的输入端口会好一些。

2.chopper运放，不建议直接放到BG里 ...

1.在这个BGR环路里面，iprobe不好放在运放的输入端口，因为运放的正负输入端都是有反馈的，一个正反馈和一个负反馈。
2.chopper+notch filter单独抽出来用pss+pac仿真，那就是直接开环仿真，但是我给chopper运放一个共模输入，然后跑tran仿真，但是notch filter的输出一直稳定不下来，呈现一直在下降的趋势，这样跑pss+pac是准确的吗？我又直接对chopper运放进行开环仿真，运放的输出也是一直在变化，呈现一个上升的趋势。基于这个情况下，我仿真了chopper+notch filter运放的开环pss+pac，与单独chopper运放的开环pss+pac进行对比，发现chopper+notch filter运放开环pss+pac得到的低频下的增益比单独chopper运放开环pss+pac得到的低频下的增益低了13dB左右，但是这样的仿真是正确的吗，我的理解是PSS+PAC仿真应该是基于周期稳定的情况下才能仿真，而这两种情况下的tran仿真其实一直都没稳定下来。