后防真2

fangwang85 · 发表于 2024-6-6 11:18:25

您需要登录才可以下载或查看，没有账号？注册

x

在v c s scan后防中，sram没有上chain。 sram的output有x态。被scan chain采到了。导致仿真fail。有没有办法将mem 的output设置一个固定值？谢谢

guiqix · 发表于 2024-6-7 18:27:59

没有做memory bypass吗？加MUX切换掉，否则对coverage影响很大

jiebibiebi · 发表于 2024-6-11 15:22:48

如果是vcs + verdi 的仿真方式，可以在编译选项中 -debug_access+all，仿真选项./simv -ucli -do sim.tcl ，sim.tcl中加上force 信号全路径 ‘b0,这种方式固定零

jiebibiebi · 发表于 2024-6-11 15:24:17

./simv -do -ucli sim.tcl
sim.tcl中加入force命令就行

fangwang85 · 发表于 2024-6-11 15:32:58

jiebibiebi 发表于 2024-6-11 15:24
./simv -do -ucli sim.tcl
sim.tcl中加入force命令就行

谢谢回复，我改了sim的verilog model ，assign Q 为0 了。

[求助] 后防真2