upf前仿真遇到含有VDD和VSS pin的std cell的问题

消逝时光

大家好，最近在学习upf flow，按照vcs 的user guide 自己写了一个.upf文件，具体内容概括如下：

1、只有chip顶层的一个power domain：TOP
2、在这个power domain中虚拟了VDD、VDDS（VDD的power sw的out端）和VSS，然后分别连接好power net
3、对所有input和output做了iso
最终在verdi中的电路power map效果如下

                               
登录/注册后可看大图

遇到的问题：
1、我在跑upf 仿真的时候，发现波形上有x态，最后发现原来是rtl里面例化了一些带有VDD和VSS pin的std_cell（如下图所示），这些std_cell的VDD和VSS是z态，这就导致了这些cell没有起作用（即这些cell的输出是x，输入正常），所以我就很奇怪，是upf文件里面定义的不对吗？还是rtl里面不需要例化带VDD和VSS的cell（即采用同一个cell的不带VDD和VSS的model）还请大佬解惑，非常感谢

消逝时光

增加upf的内容：

kvinkin

是rtl+upf前仿吗 这个阶段不需要电源貌似.定义个空的supply set.

消逝时光

kvinkin 发表于 2024-6-26 00:27
是rtl+upf前仿吗 这个阶段不需要电源貌似.定义个空的supply set.

其他的模块：比如其他厂家的ram和rom，它们是有电源pin的，前仿的时候需要将这些电源pin连到各自的power domain以得到power控制，然后进行仿真，按照这个思路的话，若std_cell不要电源的话不会很奇怪吗？还请大侠解下惑，谢谢

lambor181

想问下大佬是参考的哪个user guide，是Verdi UPF Architect 吗？

lambor181

看你UPF里面是不是有些iso 没加supply net，应该加上就好了。

消逝时光

lambor181 发表于 2024-6-28 14:01
想问下大佬是参考的哪个user guide，是Verdi UPF Architect 吗？

有个vcs自带的demo，我就是参考这个demo 的

                               
登录/注册后可看大图

消逝时光

lambor181 发表于 2024-6-28 14:01
想问下大佬是参考的哪个user guide，是Verdi UPF Architect 吗？

                               
登录/注册后可看大图