模拟电路提取verilog model給数字soc验证用的

edward_nb · 发表于 2024-5-21 13:47:03

您需要登录才可以下载或查看，没有账号？注册

x

如何将模拟电路转换成数字verilog代码。给数字soc验证用的。具体用什么软件生成。

puxiancheng · 发表于 2024-5-21 13:54:30

本帖最后由 puxiancheng 于 2024-5-21 13:55 编辑

需要带功能的话需要自己写.v或者ams模型。
只需要blackbox的话，你们模拟工具virtuoso可以直接提取。
需要混合仿真的话，virtuoso可以抽网表。

edward_nb · 发表于 2024-5-21 14:03:09

puxiancheng 发表于 2024-5-21 13:54
需要带功能的话需要自己写.v或者ams模型。
只需要blackbox的话，你们模拟工具virtuoso可以直接提取。
需要 ...

感谢但是好像不是这个意思

D.某 · 发表于 2024-5-21 15:15:45

edward_nb 发表于 2024-5-21 14:03
感谢但是好像不是这个意思

楼上说的是对的

electroniczz1 · 发表于 2024-5-22 11:06:36

模拟电路除了完全用库里面的STD Cell做的电路，其余的.V 都需要自己写给数字去验证

edward_nb · 发表于 2024-5-22 19:23:17

electroniczz1 发表于 2024-5-22 11:06
模拟电路除了完全用库里面的STD Cell做的电路，其余的.V 都需要自己写给数字去验证 ...

那具体怎么操作呢比如本身就是STD Cell做的电路

electroniczz1 · 发表于 2024-5-23 16:46:59

edward_nb 发表于 2024-5-22 19:23
那具体怎么操作呢比如本身就是STD Cell做的电路

我们公司是有脚本去抓出来的

electroniczz1 · 发表于 2024-5-23 16:47:44

edward_nb 发表于 2024-5-22 19:23
那具体怎么操作呢比如本身就是STD Cell做的电路

如果功能比较简单你可以自己写一个呀

duanzy · 发表于 2024-5-23 16:49:37

xcelium

MicroEpzc · 发表于 2024-7-3 10:20:29

puxiancheng 发表于 2024-5-21 13:54
需要带功能的话需要自己写.v或者ams模型。
只需要blackbox的话，你们模拟工具virtuoso可以直接提取。
需要 ...

请教一下，这个flow怎么去操作，您有教程吗？

[求助] 模拟电路提取verilog model給数字soc验证用的