在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 512|回复: 7

[求助] 这个有人知道怎么解决吗

[复制链接]
发表于 2024-5-11 11:34:45 | 显示全部楼层 |阅读模式
20资产

QQ图片20240511113115.png
发表于 2024-5-11 11:38:54 | 显示全部楼层
要加3t_device.cdl,有的不是这个名字,你找找PDK里
发表于 2024-5-11 11:48:19 | 显示全部楼层
SMIC40ll工艺跑LVS老是出现这个 [url]https://bbs.eetop.cn/thread-955636-1-1.html (出处: EETOP 创芯网论坛 (原名:电子顶级开发网))[/url]
可以参考一下
发表于 2024-5-11 14:28:45 | 显示全部楼层
在input,schematic 的netlist后面添加empty_subckt.sp
发表于 2024-5-11 15:11:53 | 显示全部楼层
calibre→setup→netlist export中include file中需要填一个类似于CDL_include_file.cir的文件路径
发表于 2024-5-11 15:29:25 | 显示全部楼层
看看你的source.adcc
发表于 2024-5-11 16:46:26 | 显示全部楼层
和LVS rule 相同的路径下,有一个 empty_subckt.sp 文件,打开这个文件,看看里面定义的器件有没有你报错的那些器件,有的话,直接在cdl 里面include 这个文件进去跑LVS,没有的话,就按照文件里面的格式,把这些报错的器件加进去,然后再带上这个文件跑LVS
发表于 2024-5-13 11:45:10 | 显示全部楼层
看起来很像是因为没有添加空的subckt导致的,这个空的文件一般在fab lvs rule存放目录下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-24 14:09 , Processed in 0.026202 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表