全差分运放的设计疑问

Cx_1221

各位IC伙伴；我最近在做一个轨到轨的运放，目前的基本思路是先设计一个简单的全差分NMOS输入的运放，做好共模反馈以后再做另外一段的PMOS输入；目前遇到了一些疑问
1、CMFB如图这样做是否有问题呢，基本思想是当运放的负载电流源的电流大于尾电流时，多余的电流对输出节点的电容充电，使得CMFB的NMOS的栅极电压增加，电流增加，而CMFB的尾电流源是固定的，那么CMFB中的PM34的电流减小，即其栅极电压减小，即运放的负载电流源的电流减小，直到负载电流源之和与尾电流源的电流大小一致，维持平衡？我这样的思路不知道是否有问题，如果有问题还请帮忙指出，
2、另外如果没有问题，那么又该如何验证共模反馈模块的性能呢，逛论坛发现大家的解释是在运放的输出以及CMFB的输入之间加入diffsprobe；那么我这样的是否是直接在输出节点加入这个probe器件；
3、另外由于对功耗要求在150nA，导致运放的开环增益以及带宽都较小，可以如何进一步提高呢。
非常感谢各位伙伴提出指导意见，感谢感谢