断言如何实现检测信号A两次上升沿之间的时间要大于20ns？？

became_an_icer

1.在没有时钟情况如何检测？


2.在有时钟情况如何检测？且每次仿真的时钟频率都变化。
感觉断言是依据时钟上升沿进行检测，对这种固定延迟的好像不太行吧。
都说断言check时序简单，但是这种固定延迟的check好难实现呀。

phoenixson

我觉得你通过$skew 或者 $nochange 系统函数应该可以满足你的要求，不需要通过assertion

became_an_icer

phoenixson 发表于 2024-4-17 17:21
我觉得你通过$skew 或者 $nochange 系统函数应该可以满足你的要求，不需要通过assertion ...

了解了一下，$skew 是定义一个limit时间，大于该时间会报错。可是我想要的是小于20ns报错。$skew可以取反吗（bushi）

phoenixson

哦，看错题目了，你这个更简单了，如果只检测一个信号，那就用$width就好了

yorkt

1. property detect_A;
   
2. time leading;
   
3. @(posedge A) (1'b1, leading=$time) |=> (($time - leading) > 20ns);
   
4. endproperty: detect_A
   
5. 
   
6. assert property (detect_A) else $display("Error");
   

复制代码

became_an_icer

yorkt 发表于 2024-4-18 10:10

感谢

became_an_icer

yorkt 发表于 2024-4-18 10:10

再请问一下，如何想要实现等待addr发送变化时进行后续操作如何实现（没有clk时钟）？我直接写


property p1；
      （$changed(addr) , addr_chg=$realtime) ）|-> xxxxxxx ;
endproperty
然后会报错，说必须要有时钟去采样，于是我就这样写

property p1；
      @（posedge $changed(addr) ） (1,addr_chg=$realtime) |-> xxxxxxx ;
endproperty

也是会报相同错误。
但如果写成@（posedge addr），这只会检测addr的bit[0]发生上升沿就触发，不符合我的需求。
请问，这种等待多bit发生变化如何实现？或者如何实现我的需求？，感谢

yorkt

just use @(addr), which will detect changes of any bit inside addr.

An edge event shall be detected only on the LSB of the expression. So @(posedge addr) only detects addr[0].
An implicit event shall be detected on any change in the value of the expression. So @(addr) detects the change of any bits of addr.

$changed() is used inside antecedent and the consequent in the assertion sequence to see whether the sampled value changed. So it needs a sampling clock before.
You cannot use it in the expression inside the event control statement like @($change(addr)) because there are no clock domain for $change(addr) to refer to.

became_an_icer

yorkt 发表于 2024-4-19 11:14
just use @(addr), which will detect changes of any bit inside addr.

An edge event shall be detected ...

再次感谢回答