在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1100|回复: 16

[求助] sim40工艺mos管esd画法再跑lvs时无法被识别,且drc只能检测到部分规则,如何解决?

[复制链接]
发表于 2024-4-10 10:09:47 来自手机 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
sim40工艺mos管esd画法再跑lvs时无法被识别,且drc只能检测到部分规则,如何解决?
mmexport1712714909346.png
发表于 2024-4-10 10:28:25 | 显示全部楼层
calibre截图能大点嘛?啥都看不清楚
发表于 2024-4-10 10:29:47 | 显示全部楼层
可能是options问题
发表于 2024-4-10 10:39:25 | 显示全部楼层
试一下把esd比mos管多的层次做成cell,然后在规则文件里忽略掉
 楼主| 发表于 2024-4-10 10:42:43 来自手机 | 显示全部楼层
lvs calibre如下
Screenshot_2024-04-10-10-41-45-70_99c04817c0de5652397fc8b56c3b3817.jpg
 楼主| 发表于 2024-4-10 10:48:25 来自手机 | 显示全部楼层
上一张不清楚,drc只能检测出一部分,实际上故意做错了一些但是没有检测出来。
mmexport1712717192732.png
mmexport1712717203212.png
发表于 2024-4-10 10:54:39 | 显示全部楼层
看不清
发表于 2024-4-10 11:02:12 | 显示全部楼层
nothing in layout? 1:没有pin label  2多了或者少了 layer   3  layer map有问题   4  lvs rule用错了
 楼主| 发表于 2024-4-10 11:26:54 来自手机 | 显示全部楼层
我是按照工艺手册中的layer绘制的,如果把图层esdio2去掉就会识别成正常的mos管,现在是想在有图层esdio2的情况下识别出来。
发表于 2024-4-10 14:58:15 | 显示全部楼层
照着truth table看一下,是不是少layer了,高压esd还有个esd3layer
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 04:33 , Processed in 0.029804 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表