LVS中报错

mldxl.

报错出现在栅极上，这是版图

LAYOUT NAME                                               SOURCE NAME

X4/X2/X0/M0(19.734,-10.010)  MP(P18)                      XI2/XI0/MPM1  MP(P18)
  g: X4/9                                                   g: XI2/CLK2
  s: 3                                                      s: net4
  d: X4/10                                                  d: XI2/net2
  b: VDD                                                    ** VDD **
  ** VSS **                                                 b: VSS

--------------------------------------------------------------------------------------------------------------

X4/X2/X1/M0(19.734,-6.830)  MN(N18)                       XI2/XI0/MNM1  MN(N18)
  g: IN                                                     g: IN
  s: 3                                                      d: net4
  d: X4/10                                                  s: XI2/net2
  b: VSS                                                    ** VSS **
  ** VDD **                                                 b: VDD

--------------------------------------------------------------------------------------------------------------

X4/X3/X0/M0(17.834,-10.010)  MP(P18)                      XI2/XI7/MPM1  MP(P18)
  g: X4/9                                                   g: XI2/CLK2
  s: X4/10                                                  d: XI2/net2
  d: X4/13                                                  s: XI2/net5
  b: VDD                                                    ** VDD **
  ** VSS **                                                 b: VSS

--------------------------------------------------------------------------------------------------------------

X4/X3/X1/M0(17.834,-6.830)  MN(N18)                       XI2/XI7/MNM1  MN(N18)
  g: IN                                                     g: IN
  s: X4/10                                                  s: XI2/net2
  d: X4/13                                                  d: XI2/net5
  b: VSS                                                    ** VSS **
  ** VDD **                                                 b: VDD

--------------------------------------------------------------------------------------------------------------

X4/X4/X0/M0(9.894,-10.010)  MP(P18)                       XI2/XI13/MPM1  MP(P18)
  g: X4/9                                                   g: XI2/CLK2
  s: X4/11                                                  d: XI2/net3
  d: X4/12                                                  s: XI2/net4
  b: VDD                                                    ** VDD **
  ** VSS **                                                 b: VSS

--------------------------------------------------------------------------------------------------------------

X4/X4/X1/M0(9.894,-6.830)  MN(N18)                        XI2/XI13/MNM1  MN(N18)
  g: IN                                                     g: IN
  s: X4/11                                                  s: XI2/net3
  d: X4/12                                                  d: XI2/net4
  b: VSS                                                    ** VSS **
  ** VDD **                                                 b: VDD

--------------------------------------------------------------------------------------------------------------

X4/X5/X0/M0(7.994,-10.010)  MP(P18)                       XI2/XI14/MPM1  MP(P18)
  g: X4/9                                                   g: XI2/CLK2
  s: X4/12                                                  s: XI2/net4
  d: 1                                                      d: net5
  b: VDD                                                    ** VDD **
  ** VSS **                                                 b: VSS

--------------------------------------------------------------------------------------------------------------

X4/X5/X1/M0(7.994,-6.830)  MN(N18)                        XI2/XI14/MNM1  MN(N18)
  g: IN                                                     g: IN
  s: X4/12                                                  d: XI2/net4
  d: 1                                                      s: net5
  b: VSS                                                    ** VSS **
  ** VDD **                                                 b: VDD

--------------------------------------------------------------------------------------------------------------

X4/X8/M0(4.974,-6.830)  MN(N18)                           XI2/XI18/MNM1  MN(N18)
  g: 1                                                      g: net5
  s: 1                                                      d: net5
  d: VSS                                                    ** VSS **
  b: VSS                                                    ** VSS **
  ** VDD **                                                 s: VDD
  ** VDD **                                                 b: VDD

--------------------------------------------------------------------------------------------------------------

X4/X9/M0(1.954,-6.830)  MN(N18)                           XI2/XI17/MNM1  MN(N18)
  g: X4/12                                                  g: XI2/net4
  s: 1                                                      d: net5
  d: VSS                                                    ** VSS **
  b: VSS                                                    ** VSS **
  ** VDD **                                                 s: VDD
  ** VDD **                                                 b: VDD

--------------------------------------------------------------------------------------------------------------

X5/X2/X0/M0(3.520,-2.350)  MP(P18)                        XI0/XI0/MPM1  MP(P18)
  g: X5/9                                                   g: XI0/CLK2
  s: 2                                                      s: net7
  d: X5/10                                                  d: XI0/net2
  b: VDD                                                    ** VDD **
  ** VSS **                                                 b: VSS

--------------------------------------------------------------------------------------------------------------

X5/X2/X1/M0(3.520,-5.530)  MN(N18)                        XI0/XI0/MNM1  MN(N18)
  g: 2                                                      g: net7
  s: 2                                                      d: net7
  d: X5/10                                                  s: XI0/net2
  b: VSS                                                    ** VSS **
  ** VDD **                                                 b: VDD

--------------------------------------------------------------------------------------------------------------

X5/X3/X0/M0(5.420,-2.350)  MP(P18)                        XI0/XI7/MPM1  MP(P18)
  g: X5/9                                                   g: XI0/CLK2
  s: X5/10                                                  d: XI0/net2
  d: X5/13                                                  s: XI0/net5
  b: VDD                                                    ** VDD **
  ** VSS **                                                 b: VSS

--------------------------------------------------------------------------------------------------------------

X5/X3/X1/M0(5.420,-5.530)  MN(N18)                        XI0/XI7/MNM1  MN(N18)
  g: 2                                                      g: net7
  s: X5/10                                                  s: XI0/net2
  d: X5/13                                                  d: XI0/net5
  b: VSS                                                    ** VSS **
  ** VDD **                                                 b: VDD

yutaotmac

电路连错了

fengrlove

电路错了，电路上的pmos的B端都接到VSS，应该接到VDD

lpl_bys

这是标准数字库吗，怎么管子是异形的

mldxl.

lpl_bys 发表于 2024-4-9 20:57
这是标准数字库吗，怎么管子是异形的

不是标准数字库，是我自己画的

mldxl.

yutaotmac 发表于 2024-4-9 20:35
电路连错了

图中是两个D触发器版图，上下对称相连，版图中的PMOS B端是接到了VDD了

mldxl.

fengrlove 发表于 2024-4-9 20:43
电路错了，电路上的pmos的B端都接到VSS，应该接到VDD

uu，我的版图是两个D触发器上下对称，VSS共用同一部分，PMOS B端是接在了VDD上了

fengrlove

mldxl. 发表于 2024-4-10 09:11
uu，我的版图是两个D触发器上下对称，VSS共用同一部分，PMOS B端是接在了VDD上了

...

我说的是电路错了，不是版图

icliupengzhi123

第一：电路P管B是VSS，N管是VDD，明显电路错了
第二：你P管的N阱呢，P管的B不应该在阱里面吗（还是没显示或者为没看到）

mldxl.

icliupengzhi123 发表于 2024-4-10 09:47
第一：电路P管B是VSS，N管是VDD，明显电路错了
第二：你P管的N阱呢，P管的B不应该在阱里面吗（还是没显示或 ...

确实是电路B端接错了 N阱在左边做了个Tap，谢谢你