请教关于soft output limiting的原理

851948531 · 发表于 2024-4-3 21:46:38

您需要登录才可以下载或查看，没有账号？注册

x

ahdlLib里面用verilogA描述了运放，对输出级有个soft output limiting，我知道这是限制输出的摆幅。我计算了一下，的确可以限制输出摆幅，但是感觉绕了一圈，怎么直接理解这个原理呢

登录/注册后可看大图

DT27 · 发表于 2024-4-4 15:36:13

个人浅见,有误请指正
我认为可以将其看成当输出超出某范围时会成立的负反馈放大器(增益为1)

[求助] 请教关于soft output limiting的原理