在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 217|回复: 2

[求助] verilog ams中算术运算出错

[复制链接]
发表于 2024-3-28 16:36:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位前辈好!小弟在verilog-ams模块中写了一个6bit算术运算表达式。但是仿真发现,得到的结果最高位总是与正确情况相反。


比如正确情况下最高位应该为1,但是仿真结果为零。

其他LSB没有出现错误。

请问这种一般是什么原因呢?Verilog-ams会默认把算术运算涉及的多比特数当作有符号数处理嘛?
verilog_ams表达式.png
 楼主| 发表于 2024-3-28 16:37:24 | 显示全部楼层
自己顶一下,有没有前辈来指点一下呀?
发表于 2024-3-28 17:32:29 | 显示全部楼层
建议自己举个数手算一下 6bit也不是很复杂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 18:19 , Processed in 0.018964 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表