在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3120|回复: 8

[求助] 求助关于SAR ADC电容阵列寄生电容的影响

[复制链接]
发表于 2024-3-20 15:36:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做一个12位的SAR ADC,电容型的,单端输入,下极板采样,电容阵列使用84分段
后仿时发现,高位电容上极板的寄生电容cp1比较大,有一百多fF,理论上来说,cp1应该对有效位数没有影响,但是我在进行后仿时发现有效位数下降明显,只剩10位左右,修改网表去掉cp1后,有效位数就能恢复到12左右,这令我非常困惑
此外我在前仿电路中,在高位上极板增加一个150f的到地的理想电容,有效位数没有变化。之后我把后仿网表中高位上极板的C改为到地线的CC,有效位数也会变成12左右。
我的疑问是:
1. 为什么cp1会影响ADC的有效位数
2. 按我的理解,节点的C就是节点相对衬底的寄生电容,那么节点的C和对地的CC有什么区别?为什么仿真结果差别这么大?
发表于 2024-3-20 21:26:37 来自手机 | 显示全部楼层
看起来是提参的时候没有设置衬底电位。提的c是对一个叫做0点浮空节点。所有节点的c都是做个
发表于 2024-3-20 21:28:06 来自手机 | 显示全部楼层
看起来是提参的时候没有设置衬底电位。提的c是对一个叫做0的浮空节点。所有节点的c都是对这个浮空节点,并不是对gnd
发表于 2024-3-21 09:36:38 | 显示全部楼层
是否解决了
 楼主| 发表于 2024-3-21 09:59:24 | 显示全部楼层


yuqiangforever 发表于 2024-3-20 21:28
看起来是提参的时候没有设置衬底电位。提的c是对一个叫做0的浮空节点。所有节点的c都是对这个浮空节点,并 ...


请问提参时如何设计衬底电位,我只找到了设置电源地net的选项?此外在仿真时是否需要设置衬底电位之类的?
 楼主| 发表于 2024-3-21 10:25:18 | 显示全部楼层


yuqiangforever 发表于 2024-3-20 21:28
看起来是提参的时候没有设置衬底电位。提的c是对一个叫做0的浮空节点。所有节点的c都是对这个浮空节点,并 ...


看了下波形,_net0确实是个浮空点,请问这是否正确?是_net0应该是gnd,但是因为设置错误导致_net0浮空,还是说_net0本身就应该是浮空的,是我之前的理解错误?
发表于 2024-3-21 15:22:04 | 显示全部楼层
应该是低位段额外的寄生电容影响更大吧
发表于 2024-8-22 13:30:16 | 显示全部楼层
mark 是否解决
发表于 2024-9-7 00:57:58 | 显示全部楼层
请问您第一个问题解决了吗?我也遇到了这种情况,寄生电容影响了enob。。。。不知道您现在知不知道为啥
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-4 21:21 , Processed in 0.026146 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表