在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 476|回复: 11

[求助] 大哥们给看看什么情况,跑lvs跑不出来,在网上搜解决方法 也没能没解决

[复制链接]
发表于 2024-3-20 13:16:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
  Nothing in layout.
Corresponding cells could not be identified.
Nothing in layout.

bb74fc735b2cef44289bac2affbadf4.png
fdac3f7d406c18507eb0574b42bde33.png
发表于 2024-3-20 13:22:40 | 显示全部楼层
1:版图中打了pin label了么? 2:layer map 对吗? 3:rule 对吗?4:是否多画或者少画 layer?
 楼主| 发表于 2024-3-20 13:26:38 | 显示全部楼层


fengrlove 发表于 2024-3-20 13:22
1:版图中打了pin label了么? 2:layer map 对吗? 3:rule 对吗?4:是否多画或者少画 layer? ...


我那个layer map 是自己写的,是不是这出了问题
发表于 2024-3-20 13:27:06 | 显示全部楼层
原理图中没有PDK库中的元器件吧?
 楼主| 发表于 2024-3-20 13:28:54 | 显示全部楼层


Suriyel 发表于 2024-3-20 13:27
原理图中没有PDK库中的元器件吧?


有的,原理图中用的是PDK库中的元器件
发表于 2024-3-20 14:18:20 | 显示全部楼层
运行LVS提示:nothing in layout 显然,你的版图在Calibre导出成网表的过程中出现了问题,那么可以尝试手动导出GDS看看layout是否可以被导出,1.尝试将版图导出为GDS,2.用Calibre DRV查看GDS图形,3。导入确认是否导出过程有无问题。
发表于 2024-3-20 14:18:49 | 显示全部楼层
你可以将pdk里面的任一layout pcell调进去放在空白地方,试试能不能跑起来,如果能,就说明你的layout画的有问题,LVS过程中没有从你的layout view里面获取到任何的device信息,所以报Noting in Layout。
 楼主| 发表于 2024-3-20 14:30:50 | 显示全部楼层


李幕白 发表于 2024-3-20 14:18
运行LVS提示:nothing in layout 显然,你的版图在Calibre导出成网表的过程中出现了问题,那么可以尝试手动 ...


导出的网表没有问题,也不存在缺层次的情况,还有可能是什么原因导致呢
 楼主| 发表于 2024-3-20 14:33:54 | 显示全部楼层


潇洒的仙人球 发表于 2024-3-20 14:18
你可以将pdk里面的任一layout pcell调进去放在空白地方,试试能不能跑起来,如果能,就说明你的layout画的 ...


好的,我去试一下
发表于 2024-3-20 14:37:11 | 显示全部楼层


Hao332 发表于 2024-3-20 14:30
导出的网表没有问题,也不存在缺层次的情况,还有可能是什么原因导致呢
...


也有可能你就是少了一些端口啊, 例如 6端的NMOS,忘记围DNW环了。你得给出你的layout 的信息跟电路的信息,才能帮你Debug
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-17 23:42 , Processed in 0.245221 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表