10bit SAR ADC如何提高ENOB？

西南蛋王

求助各位大佬，目前是本科毕设做一个10bit SAR ADC,采样率200KS/S，电源电压1.8V，输入范围0.05~1.75，采用的技术是栅压自举开关，异步逻辑，VCM_based开关切换，传统二进制权重CDAC，全差分形式。
系统瞬态仿真有问题（图一、二：比较器时钟采用的自关断逻辑，周期大约250ns，COMPOK表示一次转换完成，但是偶尔会出现一两次没有成功转换，我发现和瞬态仿真的精度有关，选libreal出现的概率更多，其次就是输出波形在差模接近0时会突然下掉）

有效位数也有问题（图三），想问一下FFT做多少点比较合适？

我自查了一下，输入给差模接近0的斜坡信号，没看出问题，每次比较结果时正确的：

zcyg542

目测比较器不达标，驱动不达标，你得上电路才看得出问题

西南蛋王

zcyg542 发表于 2024-3-12 17:54
目测比较器不达标，驱动不达标，你得上电路才看得出问题

这是我比较器整个环路的电路

                               
登录/注册后可看大图

这是比较器内部

                               
登录/注册后可看大图

爱咋咋come

楼主的预放大级为什么做成交叉耦合的形式呢，提高增益，加快比较速度吗？另外，预放大级的复位操作在哪儿？这种结构的噪声会不会比较差？还有就是pre-amp+strong arm latch的结构优势在哪儿？是否相当于两级预放大+latch？比较速度有提升吗

西南蛋王

爱咋咋come 发表于 2025-4-28 10:49
楼主的预放大级为什么做成交叉耦合的形式呢，提高增益，加快比较速度吗？另外，预放大级的复位操作在哪儿？ ...

时间有点久了，有些忘了，后来换成了单级的StrongArm，当时参考的是朱zhangming老师写的SAR ADC的书上的结构，预放大器可以降低失调吧，这个预放大级好像是连续通路的，没有复位

爱咋咋come

西南蛋王 发表于 2025-4-29 00:30
时间有点久了，有些忘了，后来换成了单级的StrongArm，当时参考的是朱zhangming老师写的SAR ADC的书上的 ...

哦哦，好的，谢谢楼主