栅压自举电路的dft

joyholi · 发表于 2024-3-11 21:13:22

您需要登录才可以下载或查看，没有账号？注册

x

用cadence自带的做fft，采样频率Fs设置的250M，Fin设置的124.267M，仿真出来的enob特别低，但是加了其他窗后enob很快就上去了，请问该以哪种情况为准？顺便问一下signal bins这个值该如何设置，设置的越大性能越好。

zxkl317408 · 发表于 2024-3-12 09:07:39

感觉你的点没有采好，一般我设置bin=1

joyholi · 发表于 2024-3-12 12:50:57

zxkl317408 发表于 2024-3-12 09:07
感觉你的点没有采好，一般我设置bin=1

我选的点应该都是稳定后的点

Bayamx · 发表于 2024-3-12 13:53:03

第一个图看着像存在频谱泄露，重新取点，或者多仿真一会，采样点数给多点，在看频谱会不会干净一些，加窗的意义就是为了抑制频谱泄露的，

appler79 · 发表于 2024-3-18 15:51:30

还是以一般的矩形窗结果为准，bin值增大就是把频谱上信号频线附近的其它频线也包含进了信号功率

[求助] 栅压自举电路的dft