请教一下各位大神，在virtuoso里面用ams仿真这个2/3分频器Verilog

liuzhuozhuo · 发表于 2024-3-6 15:23:59

您需要登录才可以下载或查看，没有账号？注册

x

为什么输出一位不是波形，在仿真设置也有设定 Digital模块的供电电压为1.2V，但是输出就是一个单纯的0/1状态呢？输出是digital trace

wh1214557781 · 发表于 2024-3-6 17:35:31

数字模块的输出port会被仿真器认为是一个离散的port，如果你想看这个port的模拟电平信号，需要加一个连接模块把离散信号转为连续信号，这个连接模块可以用veriloga写。只是做功能验证的话，你应该并不需要关心这个电平状态。

liuzhuozhuo · 发表于 2024-3-6 21:23:53

wh1214557781 发表于 2024-3-6 17:35
数字模块的输出port会被仿真器认为是一个离散的port，如果你想看这个port的模拟电平信号，需要加一个连接模 ...

非常感谢！这个问题已经解决了，原因是我没有添加connectlib库所以连接不对

[求助] 请教一下各位大神，在virtuoso里面用ams仿真这个2/3分频器Verilog