在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 728|回复: 0

[求助] 设计标准单元时优化其驱动和延时的方法及代价

[复制链接]
发表于 2024-1-10 15:38:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我通过综合相同RTL比较同一个工艺的两个vendor提供的stdlib时发现一个现象:当时序容易收敛时,vendorA的功耗面积更小;当时序难收敛时,vendorB的功耗面积更小

我觉得时序容易收敛时vendorA的优化方式是比较容易做到的,它只要往面积小驱动小的方向扩展可选单元就可以了;但是时序难收敛时,vendorB是什么地方做得比vendorA好呢,除了增加管子宽度还有什么设计或版图上的策略可以增加驱动?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 16:05 , Processed in 0.013073 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表