Verilog_A建模

徐徐徐阳臻 · 发表于 2024-1-9 22:46:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

自己想做个PAM4比较器想做一个判别总共四电平的比较器

登录/注册后可看大图

图是写的verilog_A模型自己希望判别后如果是最高电平输出两位11 第二高电平输出10 第三位输出01 最低电平输出00 但是结果一直都不对

Simon_Z · 发表于 2024-1-10 09:55:11

第一个if 底下的end写错了

徐徐徐阳臻 · 发表于 2024-1-10 13:24:02

Simon_Z 发表于 2024-1-10 09:55
第一个if 底下的end写错了

兄弟，这个改了。还是错的

Simon_Z · 发表于 2024-1-10 20:37:18

可能是你输入信号的tr和tf太小了，transition的输出还没上升到最高点，VINP和VINN的值就到另一个if判别区了，然后m，n就会被重新赋值，导致transition的波形还没上升到最高点就被拉下来了，你试着使用vpwl造两个上升沿缓慢一些的输入差分信号作为VINN和VINP，最好远大于你transition中的tr tf和td，然后看看输出波形

[求助] Verilog_A建模

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2