全差分折叠式共源共栅放大器偏置电路设计

Jiang_student · 发表于 2024-1-3 17:24:17

您需要登录才可以下载或查看，没有账号？注册

x

本人新手小白，在设计折叠式共源共栅放大器时，进行DC仿真看静态工作点的时候，输出节点的电压电位很高，导致PMOS进入线性区，这种情况是因为偏置电路设计不合理吗？要怎么修改偏置电路，求助大佬们

电路宽长比和DC工作点如下：

yjj_123 · 发表于 2024-1-3 17:38:48

全差分运放需要共模反馈电路

Jiang_student · 发表于 2024-1-3 18:27:15

yjj_123 发表于 2024-1-3 17:38
全差分运放需要共模反馈电路

所以现在不正常工作是因为没加共模反馈嘛？这种全差分是不加CMFB的情况下是不是都会出现这种DC不正常的情况哇？

yjj_123 · 发表于 2024-1-4 09:22:38

Jiang_student 发表于 2024-1-3 18:27
所以现在不正常工作是因为没加共模反馈嘛？这种全差分是不加CMFB的情况下是不是都会出现这种DC不正常的情 ...

对，原因就是这种全查分输出情况，两边输出都是高阻节点，输出DC电压很容易受到轻微电流变化导致的DC工作点偏移

Jiang_student · 发表于 2024-1-4 12:48:19

yjj_123 发表于 2024-1-4 09:22
对，原因就是这种全查分输出情况，两边输出都是高阻节点，输出DC电压很容易受到轻微电流变化导致的DC工作 ...

好的好的，感谢大佬指点

BJTUWKF · 发表于 2024-1-4 13:03:11

楼上说的对的，如果是单端输出的话不需要CMFB电路，双端输出是要反馈的，不然高阻输出节点就是会出现这种问题

[求助] 全差分折叠式共源共栅放大器偏置电路设计