增加atpg覆盖率

序列9-学徒 · 发表于 2023-12-18 16:09:04

您需要登录才可以下载或查看，没有账号？注册

x

请教下大神们，occ前面的FF，包括pll模块（不包括pll本身）都设为nonscan了，怎么提高这部分的覆盖率，能用pll的refclk来测试吗？

序列9-学徒 · 发表于 2023-12-18 16:12:27

设计时钟结构是pll的refclk倍频后再分频，occ的fast_clock用的是分频之后的时钟

DFTbin · 发表于 2023-12-19 10:56:54

occ测试的时候，这部分cell会工作，如果这些cells有问题，occ大概率会出错，所以可以理解为occ本身正常工作即覆盖了这部分逻辑的faults。

序列9-学徒 · 发表于 2023-12-19 15:24:33

DFTbin 发表于 2023-12-19 10:56
occ测试的时候，这部分cell会工作，如果这些cells有问题，occ大概率会出错，所以可以理解为occ本身正常工作 ...

感谢回答，如果是要提升这部分的atpg覆盖率呢，在pll后面加个occ？我leader说要引一条路出去，这部分要自己写，就是不知道怎么写

，对于汽车电子芯片，这一部分要加上去的吧

[求助] 增加atpg覆盖率