AMS仿真，verilog写的数字模块中的wire信号怎么save和plot啊？

s_uni · 发表于 2023-12-7 21:33:12

您需要登录才可以下载或查看，没有账号？注册

x

如题，MCU用了数字的verilog代码，想要查看这个functional内部一些wire的波形，该如何设置？

PS：用config进行ams仿真

18674017324 · 发表于 2023-12-7 22:14:27

save all里面把相关的都选save all，仿真完成后用result browser找

nbappb · 发表于 2023-12-8 09:10:50

学习

CZJ98 · 发表于 2023-12-8 09:53:04

TCL 里面probe包含你所需信号，其波形存在psf文件中

s_uni · 发表于 2023-12-13 15:06:50

18674017324 发表于 2023-12-7 22:14
save all里面把相关的都选save all，仿真完成后用result browser找

规模太大了，服务器现在没事就跑死

s_uni · 发表于 2023-12-13 15:10:15

CZJ98 发表于 2023-12-8 09:53
TCL 里面probe包含你所需信号，其波形存在psf文件中

还不会用脚本，我去学习一下

suncold · 发表于 2023-12-13 15:46:44

“Outputs - To be save - Select by Subckt Inst”，选中数字模块，然后把层次多写几层
或者用tcl脚本指定数字代码部分的probe深度，再在ams option里面用-input加载进去

s_uni · 发表于 2023-12-18 03:34:40

suncold 发表于 2023-12-13 15:46
“Outputs - To be save - Select by Subckt Inst”，选中数字模块，然后把层次多写几层
或者用tcl脚本指定 ...

感谢我研究一下

[求助] AMS仿真，verilog写的数字模块中的wire信号怎么save和plot啊？