DDR3协议解读-DDR3 封装引脚分布

wtr_allegro15

DDR3使用MO-207封装出球策略，引脚排布大体可以分两大类：
（1）单die
对于单die形式 ，又可以根据数据位宽分为X4，X8，X16三种。

（2）堆叠/双die
对于堆叠/双die形式，也可以根据数据位宽分为X4，X8，X16三种。相比于单die形式，在引脚定义上会多出die选择的cs信号（2个），数据端接ODT信号（2个），时钟使能CKE（2个），ZQ信号（2个）。

（3）四层堆叠/四die
对于四层堆叠/四die形式，也可以根据数据位宽分为X4，X8，X16三种。与堆叠/双die类似，在引脚定义上会多出die选择的cs信号（4个），数据端接ODT信号（2个），时钟使能CKE（2个），ZQ信号（4个）。

既然是4die，为什么时钟和ODT信号不是4个而是两个呢？下面的4die内部连接图可以对此做出解释。

                               
登录/注册后可看大图

由上图可知，每个die确实均有自己的ODT、CKE、ZQ、CS信号，只是部分信号做了内部连接处理，导致对外的引脚只有2个CKE和2个ODT。
那么这些信号是什么意思呢，在数据读写过程中有什么作用呢？

接下来首先要先了解pin引脚信号及含义的学习。


希望了解更多DDR3协议解读内容，可关注公众号“crystalBai”一起讨论

Quinlan

学习