PLL带内杂散的产生原因

497514980 · 发表于 2023-11-20 20:37:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如图所示，是锁相环芯片测试结果，发现在靠近载波附近出现好几道尖锋毛刺（10k~60k），参考频率是39.08M，想问问大佬们有哪些原因造成的那些小毛刺呢？

登录/注册后可看大图

thomas9211 · 发表于 2023-11-21 01:54:02

It depends on the noise in your system.
Perhaps check the FFT of the power.

zhangyp · 发表于 2023-11-21 08:41:41

我曾经问过，但是好像听到是带内噪声一般是charge_pump造成的，带外的，一般是VCO，但是这个是整数分频的情况，如果是小数分频，还要另外看情况

497514980 · 发表于 2023-11-21 09:44:54

zhangyp 发表于 2023-11-21 08:41
我曾经问过，但是好像听到是带内噪声一般是charge_pump造成的，带外的，一般是VCO，但是这个是整数分频的情 ...

大佬，这里是整数分频的锁相环

497514980 · 发表于 2023-11-21 09:50:08

thomas9211 发表于 2023-11-21 01:54
It depends on the noise in your system.
Perhaps check the FFT of the power.

这里是整数分频锁相环，他没有出现在参考时钟的整数倍频上，怎么对电源做FFT呢，测试的时候电源用的LDO供电

nanke · 发表于 2023-11-21 19:10:38

vco频率多少？测试的输出频率多少？有可能从电源，内部ldo参考电压，偏置电流，参考时钟等地方耦合。然后折到这个频率了。

497514980 · 发表于 2023-11-22 14:58:39

nanke 发表于 2023-11-21 19:10
vco频率多少？测试的输出频率多少？有可能从电源，内部ldo参考电压，偏置电流，参考时钟等地方耦合。然后 ...

VCO频率在1G以内，测试输出也是直接buffer接测试pad，这张图的频率在600Mhz这样，在调谐范围内基本都能锁定，只不过一直有这个位置的杂散

激动的油条 · 发表于 2023-11-22 15:36:53

我之前有个片子，在20K~30K的位置有很多莫名其妙的杂散，鼓包，后面证明是电源噪声影响到了VCO(没错，LDO的噪声表现在带内了)，最终反映到输出频谱上了，那个问题因为是片外LDO供电，后来换个好点的LDO就好了。还有一次带内有很多莫名其妙的spur，调整XO的电源电压或者输出幅度，也就是提高REF信号质量，也有改善，这种spur不好说是哪里的问题，从XO，到CP，到VCO到电源都可以，可以都查一下

激动的油条 · 发表于 2023-11-22 15:37:45

激动的油条发表于 2023-11-22 15:36
我之前有个片子，在20K~30K的位置有很多莫名其妙的杂散，鼓包，后面证明是电源噪声影响到了VCO(没错，LDO的 ...

LDO影响VCO的噪声，造成锁相环带内鼓包

497514980 · 发表于 2023-11-23 14:58:48

激动的油条发表于 2023-11-22 15:36
我之前有个片子，在20K~30K的位置有很多莫名其妙的杂散，鼓包，后面证明是电源噪声影响到了VCO(没错，LDO的 ...

有道理，感谢感谢，我去查一查

[求助] PLL带内杂散的产生原因

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。