在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 627|回复: 0

[求助] VCLP报错RET_MAP_MISMATCH

[复制链接]
发表于 2023-10-30 20:40:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


具体的warning为:
Attribute retention_cell /lib_cell_types RETNTIE_SDSNQV1_90S9T16L of retention map cells /all cells in libraries, do not match with retention strategy pd_gala/rr_cell .

我的retention约束:


set_retention rr_cell \
-domain pd_gala \
-retention_power_net VDD1 \
-retention_ground_net VSS \
-elements u_gala/U_Saturn/cnt_rr \
-save_signal {rr_save high} \
-restore_signal {rr_restore high}


map_retention_cell rr_cell \
-domain pd_gala \
-lib_cells RETNTIE_SDSNQV1_90S9T16L



这个RETNTIE_SDSNQV1_90S9T16L我在dc里打印出的信息是:

                               
登录/注册后可看大图


这是什么原因呢?

设置retention时一定要map_retention_cell吗?为什么VCLP检查时isolation没有map也没有报这方面的错误?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 03:19 , Processed in 0.016952 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表