版图大工艺经验和小工艺经验到底有什么不一样呀

jueduilk

JTWu 发表于 2023-10-20 11:32
原来如此，那在布局上有什么区别吗，布局思路还是一样的吗

90nm以上 layout布局要考虑的东西应该都是一样的。更小的工艺匹配 寄生 密度等考虑才会更加麻烦些。

이지은

什么90以上以下，不是finfet都不配叫小工艺，全是平面工艺能差别到哪去，无非就是DRC多一些，器件结构全都是差不多的

ncash0933

谢谢分享

着着着火了

做过12nm、16nm、22nm、28nm、60nm、0.18um、0.25um、0.5um、1um等的工艺，虽然纳米级别的要考虑很多二级效应、DFM之类，但工艺节点越小反而越好画，反而工艺节点大的一个比一个恶心，甚至还有的要用IC51来画，难受得要命

78669809

你说的小工艺应该指的是finfet

Jingle敬

小工艺尤其是finfet在布局上要考虑很多二级效应如WPE LOD 重要需要匹配的器件通常要加dum。更多的考虑是性能而不是面积（相对来说）匹配性要求更高 通常来说一排管子都需要merge OD来保证其匹配性，net不同导致不能merge的需要自己手动加dum。连线方面，有 double pattern，需要注意更多的rule。由于double pattern的金属寄生电阻很大，在长距离走线时候应尽量避免。一般地在模拟模块比如一组电流镜从M0叠到M3或M4然后在去用更高层金属走线。

FOREVER10

90  110  130   一个系列
65  55 40 一个系列
28  22 一个系列

finfet 一个系列

简单的说，不同的系列，要求不一样。 当然越小的工艺，layer层次会多很多。
比如55nm 以下，基本 sub最好要围城ring，单条断开的ring不是最好的方案了，而90nm以上，哪怕一个sub contact都可以接受。
比如28nm以下 基本不接受 mos管转方向，基本所有的Mos都需要poly dummy

FOREVER10

着着着火了 发表于 2023-10-20 17:15
做过12nm、16nm、22nm、28nm、60nm、0.18um、0.25um、0.5um、1um等的工艺，虽然纳米级别的要考虑很多二级效 ...

非常同意
越小越死板。
layout角度的技术和技巧巅峰，是55nm。管子可以任意转向，且layer层次也不少。
同样的东西，有的人可以画的很小，有的人就画的很大。floorplan 可以非常灵活，体现不同人的水平。
到了finfet，简直就是八股文，棋盘格，一个一个放，越来越像pr的standcell placement。就是DRC多了很多，都是体力活。

我真觉得

40nm 55nm 需要本科来做layout
finfet 找大专生就可以了

jueduilk

이지은 发表于 2023-10-20 13:48
什么90以上以下，不是finfet都不配叫小工艺，全是平面工艺能差别到哪去，无非就是DRC多一些，器件结构全都 ...

这个回答真是眼高于顶啊。。。