在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1128|回复: 1

[求助] 关于延迟单元的选择

[复制链接]
发表于 2023-10-3 10:08:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在数模混合的论文中经常看到一些延迟单元,如图所示,可以对数字信号实现延迟。但是对于具体电路没有详细的阐述。
想问一下,这些延迟单元是通过数字的buffer实现延迟的吗?通过级联buffer就可以吗?
因为之前在锁相环中还看到过DLL结构,其中的延迟部分是通过可控的反相器来做的,不知道哪一种结构更好。
欢迎大家指导!

                               
登录/注册后可看大图




 楼主| 发表于 2023-10-3 10:11:14 | 显示全部楼层
补充之前看到的DLL结构,

                               
登录/注册后可看大图

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-6 02:55 , Processed in 0.041753 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表