2000 适用于 GSM 的高线性低功耗 10 位 DAC（翻译一）

dalina

------本帖由eetop的dalina翻译自Paul F.Ferguson, Jr. 的"A HighlyLinear Low-Power 10 bit DAC for GSM"---------未经许可不得转载---------

摘要:

描述了一种为 GSM 基带传输通道设计的 10 位 6.5 MSIs DAC。它采用低功耗准无源架构，在四个 MSB 的转换中使用分段和元件失配整形。 DAC 电荷进入集成开关电容器双二阶滤波器，在输出级中共享无源电荷，将信号传递到连续时间输出级。该 DAC 在 10 位级别上实现了低于 1/4 位 DNL 和 0.6 位 INL，无需校准或微调。

简介 :

数字基带 VQ 调制和合成通常用于蜂窝手机终端的发送路径。基带输出通常馈送到上变频混频器。为了限制上变频混频器之后所需的高频滤波量，希望通道中的数模转换器具有非常低的失真和毛刺能量。此外，手机还需要低电压和低功耗的操作。本文介绍了一种用于 GSM 手机应用的低功耗、低失真基带 DAC。

具体实施方式

发送通道架构 基带发送路径的架构如图 1 所示。I 和 Q 数据流由片上 GMSK 调制器以 6.5MHz 数据速率产生。数字信号通过线性化准无源 QDAC（电荷 DAC）结构转换为电荷包[1]。这些电荷包被传递到集成开关电容器双二阶滤波器，并在第二级中进行无源电荷共享。 SCF 输出通过连​​续时间垫驱动器级进行无源滤波和处理。每个通道使用集成电阻器和单个片外电容器提供连续时间滤波的附加极点。

                               
登录/注册后可看大图

图 1：线性化准无源 DAC 结构

准无源 DAC 图 2 显示了差分 QDAC 结构的单端表示[1J（为简单起见，仅显示了 4 位）。 DAC 首先根据其二进制输入字将每个电容器充电至两个参考电压之一，从而产生与二进制输入字成比例的电荷。 然后，该电荷与管道中的前一个电容器平分电荷。 最后，一半的组合电荷被传递到管道中下一个最重要的电容器。 精度取决于匹配每个部分的电池电容的能力。

                               
登录/注册后可看大图

图 2：4 位准无源 QDAC