在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 953|回复: 1

[求助] R2RDAC +BUFFER设计的系统考虑

[复制链接]
发表于 2023-9-26 11:37:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问大家针对这个问题有更全面,系统的考虑吗?
给一个R2R DAC做输出Buffer,如fs=1M,RL=5K,CL=50pF,该怎么定buffer的指标,或者设计之初系统(DAC+BUFFER)的考虑
谢谢
发表于 2023-9-26 12:43:33 | 显示全部楼层
1. settling accuracy
2. slewing
3. linear settling.
check when your DAC has the largest step at the output: check the slewing phase, linear settling phase and final settling accuracy to define your buffer's speed.
the rest will be noise, offset, etc.....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 03:46 , Processed in 0.014669 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表