1989 准无源CMOS流水线D/A转换器 翻译(二)

dalina

----本帖由eetop的dalina 翻译自FONG-JIM WANG的“A Quasi-Passive CMOS Pipeline D/A Converter”，未经许可不得转载----

三． 准确性考虑

流水线D/A转换器中的三个非理想效应显着影响转换精度。 它们是电容器失配、由于非零RswitchC 时间常数导致的不完整电荷传输，以及由于开关中的重叠电容、通道电荷和电荷泵而导致的时钟馈通。

对于一对小尺寸单元电容器，由周长效应引起的失配误差占主导地位。 对于大单位电容器，周长效应可以忽略不计。 然后，工艺影响，例如大规模氧化物变化，成为主导因素。工艺影响也代表了大型电容器阵列的主要精度限制。 为了实现更高的电容匹配精度，应在小单位板尺寸（最大限度地减少工艺影响）和大单位板尺寸（最大限度地减少周边影响）之间确定最佳折衷方案。这里我们选择较大的板尺寸来最小化由周界效应引起的失配误差，并使用仔细的布局策略来减少由工艺效应引起的失配误差。

接下来将讨论不完全电荷转移的影响。 由于导通的开关晶体管处于其线性（三极管）区域，因此充电瞬态由下式描述：

                               
登录/注册后可看大图

其中 A = 1- exp(-t/RswitchC)  且 B =V(0)exp(-t/RswitchC)。这里，V(0)以及B都取决于前面的位，因此不是常数。 因此，为了实现 n 位精度，在长度为 T 的时钟周期结束时（图 1(b)），我们必须有exp(-T/RswitchC)<2^(-n) 或 RswitchC <T/(nln2)。

开关晶体管的宽度应选择足够大以满足上述标准。 当然，大的开关也会导致大的时钟馈通电荷。

所提出的流水线数模转换器中的开关在三种不同的情况下运行。 它们如下：要么打开开关，将电容器充电至高参考电压；要么打开开关，将电容器充电至高参考电压； 或者开关导通，将电容放电至低参考电压； 或者，最后，开关打开以重新分配两个相邻电容器的电荷。

幸运的是，在所有这些操作中，时钟馈通电荷仅影响传输特性的增益和偏移，而不影响转换的线性度。 要了解这一点，请考虑图 3 所示的基本阶段。 每个开关代表不同的操作情况。

                               
登录/注册后可看大图

假设三个开关晶体管Qm1、Qm2和Qm3具有足够大的W/L比，使得RswitchC<< T，并且因此所有电荷转移（以非常好的近似值）在可用时间内完成。 然后在bi=1有效的时钟周期结束时，VC1=Vr，C1中的电荷为C1Vr。

接下来，Qm1 截止后，C1 的电荷变为 C1Vr +q1，其中 q1 是从 Qm1 进入 C1 的时钟馈通电荷。 如果晶体管Qm1在所有级中的都匹配，则该效应可被视为所有级中 Vr, 值变为新值 Vr' =Vr + q1/C。 这对应于较小的转换增益误差，其相对值的量级为 (CoxWL)Qm1/C，并且不会影响 DAC 的线性度。

如果要转换的位bi=0，则Qm2将对C1放电，当Qm2截止时，时钟馈通电荷q2进入C1。 该电荷将传播到输出，并向输出电容器贡献电荷not(bi) 2^(-n+i-1) q2。因此，实际输出电荷将为

                               
登录/注册后可看大图

然而，因为

                               
登录/注册后可看大图

（这里它好像写错了，没有2^(-n)项）

(2)可以写成

                               
登录/注册后可看大图

因此，转换增益实际上是

                               
登录/注册后可看大图

而不是 CVr/2。 相对增益误差的量级为[(CoxWL)Qm1 + (Cox WL)Qm2]/C。此外，还存在偏移 q2，对应于阶数(CoxWL)Qm2/C 的相对误差。 对于一阶近似，线性度不受影响。

最终，在没有来自衬底的"电荷泵"的情况下，由于Qm3的时钟串扰可以忽略不计。这是因为Qm3的通道电荷q3来源于在Qm3打开之前存储在C1和C2中的电荷。在瞬态之后，C1和C2的电压相等。由于名义上C1 = C2= C3，电路是完全对称的，因此当Qm3截止时，q3被平均分配后存储在C2中的电荷为

                               
登录/注册后可看大图

就跟q3 = 0 的情况一样，即理想情况。

四． 电路设计和布局

设计了带有CMOS开关的10位流水线D/A转换器。 单位单元如图 4 所示。

转换的线性度很大程度上取决于开关的匹配以及电容匹配的全局工艺变化。

                               
登录/注册后可看大图

因此，测试电路的布局应使开关彼此尽可能靠近，然后将电容器布局为矩形以适合可用区域。 由于电容器必须彼此靠近放置，因此相邻电容器之间会发生电容耦合。

虚拟电容器被放置在相邻电容器之间以阻止这种耦合。 这些虚拟电容器还使得主电容器的电容器边缘不确定性彼此不相关。

预充电路径中还添加了虚拟开关（图 4 中的 Qb、nQb），以减少时钟馈通误差。

用于将最后一个电容器连接到输出驱动器的开关没有对称电容负载。因此，时钟馈通电荷将在输出驱动器的输入节点处产生大的电压跳变，因为该节点仅存在小的寄生电容。 时钟馈通电荷（以及电压阶跃）取决于信号电压电平。

为了避免这种影响，必须在最后一个开关截止之前对输出信号进行采样。 所建议的 DAC 的输出电压电平可能因地电压和 Vcc 电源电压而异。 为了获得足够的线性工作范围，输出缓冲器使用 10V 电源。

五、实验结果

为了验证上述转换原理的有效性，我们设计了两个 10 位 D/A 转换器，并采用 3-pmCMOS 双多晶硅层工艺制造。 仅开关和电容器阵列以及输出缓冲器是在芯片上制造的。

移位寄存器阵列和时钟电路是在芯片外构建的。 电容器使用多晶硅1-多晶硅2结构。 芯片的显微照片如图 5 所示。每个电容器的值约为 7 pF。 每个 D/A 转换器的芯片面积为 550 X1330 um^2，不含焊盘面积。

D/A转换器在 1 MHz 的主时钟速率下进行测试。 图 6 显示了斜坡输入信号的输出波形。 该电路的差分线性误差响应如图7所示。它证实了转换的线性度非常好（优于11位）。 由于测量系统中的输出缓冲器和 S/H 电路引入的非线性误差，积分线性响应的精度低于 10 位。 表 I 总结了测得的电路性能。

六． 结论

10 位 D/A 转换器已经设计、制造和测试。 结果表明，新配置能够高精度、高速、低成本运行。

----本帖由eetop的dalina 翻译自FONG-JIMWANG的“AQuasi-Passive CMOS Pipeline D/A Converter”，未经许可不得转载-----