在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1674|回复: 7

[求助] 电路中各元件失配对输出影响的贡献比仿真(bandgap)

[复制链接]
发表于 2023-7-31 16:36:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助大佬!

对于一个BGR而言,如何仿真电路中的失配(比如电流镜、电阻、运放的Vos)对输出端影响的贡献占比?

就跟噪声的仿真占比一样。 = =

 楼主| 发表于 2023-7-31 16:36:53 | 显示全部楼层
顶一下顶一下
发表于 2023-7-31 16:47:07 | 显示全部楼层
手动拉偏一下看效果;或者直接MC,然后统计各个参数偏差对输出的影响
发表于 2023-7-31 17:51:02 | 显示全部楼层
Cadence virtuoso ADE Explorer has "Mismatch Contribution" option in menu(icon of two transistors with magnifying glass) to show effect from each component.
发表于 2023-8-1 22:56:31 | 显示全部楼层
如果只仿真DC 电压输出的话,可以试试 dcmatch分析,输出会打印各个匹配器件的贡献。
 楼主| 发表于 2023-8-29 10:23:11 | 显示全部楼层


LoktikVJ 发表于 2023-7-31 17:51
Cadence virtuoso ADE Explorer has "Mismatch Contribution" option in menu(icon of two transistors wit ...


thanks!
发表于 2024-4-24 16:02:40 | 显示全部楼层


david_reg 发表于 2023-8-1 22:56
如果只仿真DC 电压输出的话,可以试试 dcmatch分析,输出会打印各个匹配器件的贡献。 ...


请问dcmatch的viaration=0怎么回事?
发表于 2024-4-24 19:43:23 | 显示全部楼层


spare01 发表于 2024-4-24 16:02
请问dcmatch的viaration=0怎么回事?


如果分析结果的variation=0有两个可能原因:

1. 模型中没有mismatch的统计参数; 建议检查一下模型库或section选择是否包含了monte-carlo分析所需要的部分; dcmatch分析与monte-carlo分析需要相同的模型库;
2. 输出结果对mismatch不敏感.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 01:35 , Processed in 0.019962 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表