在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 932|回复: 1

[求助] SAR ADC中CDAC采用下极板采样时输出的问题

[复制链接]
发表于 2023-7-29 21:45:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SAR ADC中的CDAC采用下极板采样时DAC的输出出现了如下问题:


                               
登录/注册后可看大图

CLKSEE和CLKSE信号用来将上极板的电压在采样阶段固定在VCM,但是当ADC的输入变化时,该段时间内上极板的电压并不为VCM,导致最后的采样出现错误:

                               
登录/注册后可看大图

请问各位大佬们,这个改如何解决呀
发表于 2023-7-31 15:14:56 | 显示全部楼层
有没有可能是连接Vcm的管子太小了,驱动能力不太够
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:54 , Processed in 0.020945 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表