在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1133|回复: 2

virtuoso中layout版图为啥没有显示metal1层的端口

[复制链接]
发表于 2023-7-5 16:01:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人小白,做个反相器的前仿与后仿,跟着b站上一个视频学习,之前一切正常,但到了版图这一步,我出现的原视频不一样,但操作步骤是一样的。

原视频链接:cadence前仿、DRC、LVS、版图寄生参数提取、后仿流程_哔哩哔哩_bilibili
我的界面如图一,没有显示在metal1层的 VDD GND IN OUT几个引脚没显示,且mos管的版图看起来好复杂
图二是up的图,求教啦


图片1

图片1

图片2

图片2
发表于 2023-7-5 16:36:26 | 显示全部楼层
用XL从sch 拽出来device及关联线会有connectivity信息相应netName
不影响calibre check及postsim,因识别labelName
 楼主| 发表于 2023-7-5 17:28:20 | 显示全部楼层


雷罡iclayout 发表于 2023-7-5 16:36
用XL从sch 拽出来device及关联线会有connectivity信息相应netName
不影响calibre check及postsim,因识别la ...


是不是我的显示的是所有图层,其实不太影响?

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 04:12 , Processed in 0.016231 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表