SPI IP 需求

sme-ic

tinytera 发表于 2023-6-19 12:09
对于IC设计没概念的人，不想浪费时间解释了

呵呵～～～～～～～～～～

sme-ic

另外，在这里多说一句，ST不仅只是纸面规格是这样的，实际上，还真有客户是这么用的。

MCU主频设定在72MHz，SPI在SLAVE模式，接收36MHz的数据。

这是STM32F103驱动库的频率列表说明：

berry4

tinytera 发表于 2023-6-19 12:07
就问你 SCK是master 给过来的，PCLK是芯片内部的，这两个时钟不同源不同步，你怎么让  Fsck=1/2Fpclk? 基 ...

Fsck=1/2Fpclk, 人家又没有说必须是同步时钟，

就算是同步时间， 那也是异步时钟的一种特例而已，
不用这么激动这个条件，  你能做到Fsck Fpclk没有什么关系， 那更好

sme-ic

berry4 发表于 2023-6-20 06:33
Fsck=1/2Fpclk, 人家又没有说必须是同步时钟，

就算是同步时间， 那也是异步时钟的一种特例而已，

他这是读死书。


SPI的移位靠SCK来进行，和PCLK有啥关系？老在这里提metastability

他大概认为要进行SPI的数据移位，只能先用PCLK来采样SCK，得到SCK的边沿，再靠这个边沿去使能移位。太死板了，synopsys和arm也是这样想的，所以他2家的IP要求SCK必须<=PCLK/4。

rvisk

我自己在arm的ip上，手撸了一个。

Masonlq

sme-ic 发表于 2023-6-19 11:44
哎，半桶水，看看ST的规格书，你做不到不代表别人做不到：

ST的只有一个时钟域，商用IP（synopsys和其他）大部分都是异步时钟设计，有两个始终域。

sme-ic

Masonlq 发表于 2023-6-25 14:31
ST的只有一个时钟域，商用IP（synopsys和其他）大部分都是异步时钟设计，有两个始终域。

...

S、A家，都是先靠PCLK将SCK同步过来，用作使能信号，所有电路工作在PCLK时钟域，从这个意义上来说，是单个时钟域。