SPI IP 需求

sme-ic

tinytera 发表于 2023-6-19 11:51
这个文档不能说明任何问题，你还是没理解异步时钟和metastability。

怎么没有说明问题？


你先看楼主位的要求，再看我贴出的规格，请问是否达到了楼主要求？

sme-ic

对于SPI的异步接收来说，SCK和数据之间，根本不存在任何问题：


数据的采样是发生在数据位的中间，setup/hold都足够。

唯一需要处理的，是SCK和PCLK之间的双时钟域问题。其实，在从机模式，SCK可以=PCLK都没有问题，只是有可能处理不了back-to-back时的数据接收。

tinytera

sme-ic 发表于 2023-6-19 11:59
对于SPI的异步接收来说，SCK和数据之间，根本不存在任何问题：

建议你深入学习一下异步时钟, metastability和时钟jitter的概念。你也可以问问ST的人，异步时钟情况下，是不是可以clockratio 2:1.

laotui

有没有可能，ip内部是有两个时钟的，core时钟频率高于接口

sme-ic

laotui 发表于 2023-6-19 12:02
有没有可能，ip内部是有两个时钟的，core时钟频率高于接口

是有2个时钟，一个是SPI的SCK，一个是PCLK。


楼主的要求是，SCK=PCLK/2要能正确接收。

sme-ic

tinytera 发表于 2023-6-19 12:02
建议你深入学习一下异步时钟, metastability和时钟jitter的概念。你也可以问问ST的人，异步时钟情况下，是 ...

我不需要去问ST的人，这就是ST的参考手册，你如果有任何疑问，可以去ST官方下载。

至于具体实现的原理，我在12楼已经讲得很清楚了，对这个比较关注的人，可以视为我们的竞争对手，就不再详细描述了。

tinytera

sme-ic 发表于 2023-6-19 12:05
我不需要去问ST的人，这就是ST的参考手册，你如果有任何疑问，可以去ST官方下载。 ...

就问你 SCK是master 给过来的，PCLK是芯片内部的，这两个时钟不同源不同步，你怎么让  Fsck=1/2Fpclk? 基本的概念都没有。

sme-ic

tinytera 发表于 2023-6-19 12:02
建议你深入学习一下异步时钟, metastability和时钟jitter的概念。你也可以问问ST的人，异步时钟情况下，是 ...

我再给你贴ST的另一份参考手册，ST的官方中文版，你可以看一下：

tinytera

sme-ic 发表于 2023-6-19 12:08
我再给你贴ST的另一份参考手册，ST的官方中文版，你可以看一下：

对于IC设计没概念的人，不想浪费时间解释了

sme-ic

tinytera 发表于 2023-6-19 12:07
就问你 SCK是master 给过来的，PCLK是芯片内部的，这两个时钟不同源不同步，你怎么让  Fsck=1/2Fpclk? 基 ...

移位是靠SCK，又不是靠PCLK，请问和PCLK有什么关系？