【求助贴】关于ADC底板采样的热噪声分析

Aladddin

对ADC的底板采样网络有一些不解之处，还请有经验的高人指点解答：




1. 底板在采样时，为了达到足够的采样精度往往将时间常数t设的很小，当我用理想的开关和电容进行仿真时，发现采样点和保持点的SFDR不等于SNR；这里SNR的噪声是那里提供的？


2. 当底板采样结束后，电荷被转移到顶板时，当我用理想的开关和电容进行仿真时，带上tran noise，我设想此时的SNR应该是下图所示，但是仿真结果相差了十几个dB，所以实际上采样网络的SNR和kT/C噪声的关系应该如何考虑呢？或者换一种说法，为了达到我所定的指标，怎么反向推导我至少需要多大的电容呢？

Aladddin

理想的采样网络如这张图，是一个差分输入网络

icdane

按照你的图，采样点的thd应该是等于你的sn让，因为只有采样噪声；转换时，你电阻噪声进来了，这时候的the+kt/c是你的中总噪声。你的电阻这里是理想的吗？（关闭了噪声的选项）？

icdane

上面描述也不完全准确 你试试把电阻拿走 接理想电压源

Aladddin

icdane 发表于 2023-6-14 22:46
上面描述也不完全准确 你试试把电阻拿走 接理想电压源

多谢大佬，对这个理想的模型还是理解不够透彻。我把开关换成了实际的NMOS，然后采用了自举开关，再进行仿真时，发现保持端的大信号SFDR就是上不去，这个是不是因为顶板开关（连接到vcm的那个开关）的非线性电容引起的？

然后就是我的保持点做了转换后和实际的sin波总是相差100~130mV，这个误差是哪里引起的呢？

Aladddin

Aladddin 发表于 2023-6-21 00:11
多谢大佬，对这个理想的模型还是理解不够透彻。我把开关换成了实际的NMOS，然后采用了自举开关，再进行仿 ...

写错了，有几十个mV的偏差

icdane

1. could be from the nonlinear cap from your swtich and the reset switch, since you are looking at SFDR, so charge injection, reset residue might be a concern.
2. is the swing lower? there is a cap divider there (CDAC vs Cpar)

Aladddin

icdane 发表于 2023-6-21 13:14
1. could be from the nonlinear cap from your swtich and the reset switch, since you are looking at S ...

多谢回复，对开关引入的非线性电容也有了一定分析，但只是定性上是正确的，不是很清楚定量的话符不符合这个预期；然后SFDR在小信号1.4Vpp较好，确实Cpar影响很大。
想请教不加校准的话，大概在多少分辨率时采样网络会有局限性？（或者说多少Vpp下采样网络Cpar的影响会影响SFDR到某一限定值？）