在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2534|回复: 8

[求助] LVS missing port报错

[复制链接]
发表于 2023-6-13 11:10:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
版图LVS报missing port的错误,目前pin是用purpose为drwing的金属层,label是用purpose为text的相同金属层,版图这边识别不出来我打的label,请教各位大神造成这个问题的原因可能是什么?有没有办法排查是什么原因造成的这个问题?

发表于 2023-6-13 11:29:59 | 显示全部楼层
看看LVS rule 多半是label 用错层了
发表于 2023-6-13 11:41:49 | 显示全部楼层
新建一个电路跟版图,电路放上反相器,版图label逐个测试。直到找到正确的label层次
发表于 2023-6-13 13:02:46 | 显示全部楼层
应该是label层次用错啦. LVS文件搜索 ATTACH,就知道该用哪一层啦
发表于 2023-6-13 13:11:53 | 显示全部楼层
检查测试lable的层次
发表于 2023-6-13 14:00:35 | 显示全部楼层
四楼正解
如ATTACH Mpin Metal,其Mpin即为lvs识别的label layer
发表于 2023-6-14 16:52:32 | 显示全部楼层


雷罡iclayout 发表于 2023-6-13 14:00
四楼正解
如ATTACH Mpin Metal,其Mpin即为lvs识别的label layer


在lvs文件还是desgin rule里面搜呢?我两个都搜了,没有呢
发表于 2023-6-15 09:55:17 | 显示全部楼层
lvs文件
发表于 2023-11-7 14:14:19 | 显示全部楼层
在design rule里找label层次,大部分情况都是层次错了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 10:51 , Processed in 0.019146 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表