设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 佬们版图与原理图器件走线不匹配问题求助 ...

发新帖

查看: 1068|回复: 3

[求助] 佬们版图与原理图器件走线不匹配问题求助

发表于 2023-5-22 23:21:35 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

佬们，想问一下为什么原理图生成版图导入的器件会发生走线不匹配的问题。图中同一个mos管的B，原理图是接VDD，但版图提示让我接net48。。强行连VDD后 annotation browser也会提示错误。。（此工艺是高压管比较特殊每个mos都有自己单独的guard ring）

JFR@Q)5MLA4S9EYLGW_5ETO.png

回复

楼主| 发表于 2023-5-22 23:22:34 | 显示全部楼层

顶！

回复支持 0 反对 1

楼主| 发表于 2023-5-22 23:29:19 | 显示全部楼层

- - 解决了只需要删掉那个错误的器件，再重新添加就好了

回复支持反对

发表于 2023-5-23 09:22:45 | 显示全部楼层

XL的提示错误可能的原因是那个器件被XL认为是其他器件了。可以不用管XL的提示，直接按照你的认为去连线。

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:29 , Processed in 0.016566 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表