设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 佬们 版图与原理图器件走线不匹配问题 求助 ...
返回列表 发新帖
查看: 1141|回复: 3

[求助] 佬们 版图与原理图器件走线不匹配问题 求助

[复制链接]
小阿盾
发表于 2023-5-22 23:21:35 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
佬们，想问一下为什么原理图生成版图导入的器件 会发生走线不匹配的问题。图中同一个mos管的B，原理图是接VDD，但版图提示让我接net48。。强行连VDD后 annotation browser也会提示错误。。（此工艺是高压管 比较特殊 每个mos都有自己单独的guard ring）

JFR@Q)5MLA4S9EYLGW_5ETO.png
回复

举报

小阿盾
 楼主| 发表于 2023-5-22 23:22:34 | 显示全部楼层
顶！
EETOP创芯人才网职位发布入口
回复 支持 0 反对 1

举报

小阿盾
 楼主| 发表于 2023-5-22 23:29:19 | 显示全部楼层
- - 解决了    只需要删掉那个错误的器件，再重新添加 就好了     
回复 支持 反对

举报

李幕白
发表于 2023-5-23 09:22:45 | 显示全部楼层
XL的提示错误可能的原因是那个器件被XL认为是其他器件了。可以不用管XL的提示，直接按照你的认为去连线。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 03:51 , Processed in 0.015978 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表