sigma-delta DAC

啥都会

最近在做sigma-delta DAC，有很多问题不明白，想请教一下前辈

1、用matlab里的simulink建模时，调制器的截尾量化器要用什么模块（多比特量化）？要怎么设置？
2、我看论文里的调制器的输入信号都是用sine wave模块产生的。数字调制器的话，输入信号不是应该是数字的吗？那用sine wave模块产生的信号都是不都是离散或者连续的正弦信号吗？
3、如果DAC调制器的输入信号都是用sine wave模块产生的话，那么跟ADC的调制器建模有什么区别呢？是量化器用的不同吗？
希望前辈指点一二，非常感谢！！！

啥都会

蹲一个前辈

nanke

我也刚接触这一块，DAC的调制器是在数字域实现的，模拟域的输入是经过数字域过采样后的信号，DAC应该没有量化器，只有AD有？

nanke

如果是数字域的截位可以用bit相关的函数，我为了方便用round/floor/ceil这种。

fujianweihong

推，等大神回復

啥都会

nanke 发表于 2023-5-22 11:08
我也刚接触这一块，DAC的调制器是在数字域实现的，模拟域的输入是经过数字域过采样后的信号，DAC应该没有量 ...

谢谢前辈，我也在想是不是这个原因

nanke

问：假如是4位量化，就是数字调制器输出的4bit信号是带符号位（1bit符号位+3bit信号）还是不带符号位的（量化器直接截取符号位的后四位）？4bit如果是带符号位怎么给DEM模块？

verilog语法未定义成signed的一般是无符号数，但实际是否是有符号数，看编码方式，无符号数和有符号数可以转换。 给dem的数据，要看dem的输入支持无符号数还是有符号数，是否需要转换。

洛神孤恋

我最近也在做sigma-delta DAC，方便加个好友讨论一下吗

啥都会

nanke 发表于 2023-5-30 09:34
问：假如是4位量化，就是数字调制器输出的4bit信号是带符号位（1bit符号位+3bit信号）还是不带符号位的（量 ...

谢谢前辈，非常感谢

nanke

啥都会 发表于 2023-5-30 12:00
谢谢前辈，非常感谢

问：论文里“A 4-bit 15-level uniform quantizer was then used in the design. The quantizer step Δ is 1/7.The middle quantization level is 0 and the other levels are 士kΔ, k=1 to 7.The quantizer has two outputs, the feedback output and a 4-bit unsigned integer which values from 0 to 14 corresponding to the 15 quantization levels.
量化有两种方法:当需要减少字长时，可以直接截取(truncate)需要的位数，再将多余的位扔掉; 也可以用舍入(rounding)的方法，在所需字长的后一位加1，再从所得的新数值中截取所需的长度。舍入的方法相当于“四舍五入”，在量化大量数据时，平均精确度比直接截取好。”
想请教一下，如果输入18bit有符号数，4位量化，怎么实现15个量化台阶？


    （1）delta_sigma的理想model传递的都是模拟量，那数字代码怎么实现，来使硬件开销小的同时精度足够，这是digital designer的工作，analog designer只关心结果。
可以请教你做数字的同学
    （2）除了量化外，还要避免溢出带来错误。
     (3) 量化时如果直接截位会损失精度，在计算过程中一版会可以需求精度选择位数多少，到最终送给dem或analog dac时，再进行截位。可以将量化的误差带入模型，判断对输出的影响，如果可以忽略说明位数足够。
(4) 4bit如果是0~15，那么就对应15组单位电容，有16种组合，也可以用5bit 0~16对应16组单位电容，有17种组合。